バスエンコーディング

バスエンコーディングとは、バスに送る前にデータを別の形式に変換/エンコードすることを指します。バスエンコーディングは、ピン数の削減、送信するデータの圧縮、ビット線間のクロストークの削減など、さまざまな目的に使用できますが、システムバスで消費される動的電力を削減するためにシステム設計で使用される一般的な手法の 1 つです。^{[ 1 ] [ 2 ]}バスエンコーディングは、バス上の 2 つの連続する値間のハミング距離を小さくすることを目的としています。アクティビティはハミング距離に直接比例するため、バスエンコーディングは全体のアクティビティ係数を小さくし、システムでの動的電力消費を削減するのに効果的であることが証明されています。

この記事の文脈では、システムとは、バスを介してある要素から別の要素へデータが転送されるあらゆるものを指します（例えば、システムオンチップ（SoC）、コンピュータシステム、組み込みシステムなど）。

電子システムの消費電力は、以下の理由から今日、懸念事項となっている。

1. 電池駆動デバイス：電池駆動デバイスが普及していること、および電池の連続充電間の時間を最大限に延ばす必要があることから、システムが可能な限り少ない電力（およびエネルギー）を消費することが必要です。
2. 環境上の制約：環境保護のためには、利用可能なエネルギーを節約する必要があります。電子システムのエネルギー消費量は急激に増加しているため、環境を守るためには電子システムのエネルギー消費量を最小限に抑えることが不可欠です。
3. 消費電力：ムーアの法則によれば、半導体デバイスはますます多くのトランジスタをより小さな面積に集積するようになっています。これは単位面積あたりの消費電力の増加につながり、パッケージングや熱冷却システムの設計を複雑かつ高コストなものにしています。したがって、この問題に対処するためには、低消費電力の電子システムが必要とされています。

電子回路で消費される動的電力は、論理ゲートの出力から見たアクティビティ係数と負荷容量に直接比例します。バスの場合、バスは複数のモジュールに接続され、より長い経路を配線する必要があるため、負荷容量は通常高く、アクティビティ係数も高くなります。負荷容量とアクティビティ係数の値が高いため、一般的なシステムでは、バスの消費電力は総消費電力の最大 50% を占める可能性があります。バスエンコーディングは、バスラインのアクティビティ量 (トグル回数) を減らすことで、この電力を削減することを目的としています。特定のシステムで使用するバスエンコーディングの種類は、対象アプリケーションとシステムの環境制約が事前にわかっている場合に最も適切に決定できますが、以下に、ほとんどのシステムでバスの電力を削減するのに役立つバスエンコーディング技術をいくつか示します。

したがって、バスエンコーディングはあらゆる電子システム設計において重要である。

以下に、さまざまなシナリオにおける動的消費電力の削減のためにバスエンコーディングを使用する実装例をいくつか示します。

1. グレイコードアドレッシング： ^{[ 3 ]}ほとんどのコンピューティングシステムのバスのアドレス線は、空間的局所性により連続した数値で増加します。バスに通常のバイナリコーディングを使用すると、2 つの連続するアドレス間の最小ハミング距離が保証されません。アドレス線のエンコードにグレイコードを使用すると、任意の 2 つの連続するアドレスバス値間のハミング距離が 1 になります (空間的局所性が維持されている限り)。この方式には、遅延オーバーヘッドを削減するためのシフトグレイエンコーディングと呼ばれるバリエーションがあります。 ^{[ 4 ]}
2. シーケンシャルアドレッシングまたはT0コード：^{[ 5 ]}アドレスバスの場合、プログラムに存在する空間的局所性により、ほとんどの遷移はアドレスを次の連続値に変更することを伴います。可能なエンコード方式は、バスに追加のラインINCを使用して、現在の遷移が次のインクリメントアドレスであるかどうかを示すことです。連続アドレスでない場合は、受信側はバス上の値を使用できます。しかし、連続アドレスの場合は、送信側はバス上の値を変更する必要はなく、INCラインを1にアサートするだけです。このような場合、連続アドレッシング方式では、バス上で遷移は全く発生せず、バスアクティビティ係数は0になります。
3. Number representation: Consider an example of a system which gets one of its data from a sensor. Most of the time, the sensor may be measuring some noise and for this example, consider that the values being measured are (0) and (-1) alternatively. For a 32-bit data bus, value 0 translates to 0x00000000 (0000 0000 0000 0000 0000 0000 0000 0000) while (-1) translates to 0xFFFFFFFF (1111 1111 1111 1111 1111 1111 1111 1111) in a 2’s complement representation. We see that the Hamming distance in this case is 32 (since all 32-bits are changing their state). Instead, if we encode the bus to use signed integer representation (MSB is sign bit), we can represent 0 as 0x00000000 (0000 0000 0000 0000 0000 0000 0000 0000) and -1 as 0x80000001 (1000 0000 0000 0000 0000 0000 0000 0001) . In this case, we see that the Hamming distance between the numbers is just 2. Hence by using a 2’s complement to signed arithmetic encoding, we are able to reduce the activity from a factor of 32 to 2.
4. Inversion encoding:^[6][7] This is another implementation of bus encoding where an additional line named INV is added to the bus lines. Depending on the value of the INV line, the other lines will be used with or without inversion. e.g. if INV line is 0, the data on the bus is sampled as it is but if INV line is 1, the data on the bus is inverted before any processing on it. Referring to the example used in 3, instead of using a signed integer representation, we could continue using 2’s complement and achieve the same activity reduction using inversion encoding. So, 0 will be represented as 0x00000000 with INV=0 and -1 will be represented as 0x00000000 with INV=1. Since INV=1, receiver will invert the data before consuming it, thereby converting it to 0xFFFFFFFF internally. In this case, only 1 bit (INV bit) is changed over bus leading to an activity of factor 1. In general, in inversion encoding, the encoder computes the Hamming distance between the current value and next value and based on that, determines whether to use INV=0 or INV=1.
5. Value cache encoding:^[8] This is another form of Bus encoding, primarily used for external (off-chip) Busses. A dictionary (value cache) is maintained at both the sender and receiver end about some of the commonly shared data patterns. Instead of passing the data patterns each time, the sender just toggles one bit indicating which entry from value cache to be used at the receiver end. Only for values which are not present in the value cache, the complete data is sent over the bus. There has been various modified implementations of this technique with an intent to maximize the hits for the value cache, but the underlying idea is the same.^[9][10]
6. セクタベース符号化^{[ 11 ]}や反転符号化のバリエーションなどの他の技術も提案されている。パス遅延への影響を最小限に抑えつつクロストークを低減し、リーク電力消費も低減するバス符号化の使用に関する研究も行われている。^{[ 12 ] [ 13 ]}

さまざまな理由から、他にも多くの種類のバス符号化方式が開発されてきました。

• EMCの改善：多くのバスで使用されている差動信号方式と、MIPI C-PHYカメラシリアルインターフェース^{[ 14 ]}で使用されているより一般的な定重みコード方式は、外部干渉に対する耐性が高く、他のデバイスへの干渉も少なくなっています。
• バス多重化: 初期のマイクロプロセッサや多くの初期の DRAM チップは、システム バスのすべてのアドレス ビットとデータ ビットにピンを割り当てるのではなく、バス多重化を使用することでコストを削減しました^{。 1}つのアプローチは、アドレス バス ピンを異なるタイミングでデータ バス ピンに再利用するもので、^従来の PCIで使用されているアプローチです。別のアプローチは、同じピンを異なるタイミングでアドレス バスの上半分と下半分に再利用するもので、多くのダイナミック ランダム アクセス メモリチップで使用されているアプローチであり、制御バスに 2 つのピン(行アドレス ストローブ ( RAS ) と列アドレス ストローブ ( CAS )) を追加しています。

SoC設計の場合、バスエンコーディング方式は、バス上に専用のエンコーダとデコーダをインスタンス化することでRTLで実装するのが最適です。別の実装方法としては、シミュレーションのトレース^{[ 16 ]}として合成ツールにヒントを渡すか、合成プラグマを使用して必要なエンコーディングの種類を定義する方法があります。

基板上では、バス上のマスターモジュールとスレーブモジュールの間に小型の低消費電力ICを配置することで、エンコードおよびデコード機能を実装できる。

バスのエンコード/デコード関数は全単射でなければなりません。これは基本的にエンコード関数が以下の動作を持つことを要求します。^{[ 3 ]}

1. バス上で送信されるすべてのデータは、一意のエンコード値を持つ必要があり、すべてのエンコード値は一意に元の値にデコードされなければならない。
2. ソースによって生成可能なすべての値をエンコードおよびデコードできる必要がある。

• バスエンコーディングを追加すると、バス上のアクティビティ係数が低下し、動的消費電力が削減されますが、バス周辺にエンコーダとデコーダを追加すると、設計に回路が追加され、それらも一定量の動的消費電力を消費します。電力削減量を計算する際には、この点を考慮する必要があります。
• 回路を追加すると、設計/回路/システム/SoCのリーク電力も増加します。システムバスの基本アクティビティ係数があまり高くない場合、リーク電力の増加により全体のエネルギー消費が悪化するため、バスエンコーディングはあまり有効な選択肢ではない可能性があります。
• バスタイミングが重要なデータパスに含まれる場合、そのパスに回路を追加するとタイミングが劣化し、悪影響を及ぼす可能性があります。どのようなバスエンコーディングを使用するかを決定するためには、この分析を慎重に行う必要があります。

• グレイコードアドレッシング
• 電力損失
• 低消費電力電子機器
• 不具合除去
• グリーンコンピューティング

• Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994).高性能プロセッサのための低消費電力アーキテクチャ設計とコンパイル技術(PDF) (レポート). 高度コンピュータアーキテクチャ研究所. ACAL-TR-94-01.