計算用RAM

計算用RAM（C-RAM）は、処理要素が同一チップ上に集積されたランダムアクセスメモリです。これにより、C-RAMはSIMDコンピュータとして使用できます。また、メモリチップ内のメモリ帯域幅をより効率的に利用することも可能です。メモリ内で計算を行う一般的な手法は、メモリ内処理（PIM）と呼ばれます。

計算用RAMの最も影響力のある実装は、バークレーIRAMプロジェクトから生まれた。ベクトルIRAM（V-IRAM）は、DRAMとベクトルプロセッサを同じチップ上に統合したものである。^{[ 1 ]}

再構成可能アーキテクチャDRAM（RADram）は、再構成可能なコンピューティングFPGAロジック要素が同じチップ上に統合されたDRAMです。 ^{[ 2 ]} SimpleScalarシミュレーションによると、RADram（従来のプロセッサを搭載したシステム）は、従来のDRAM（同じプロセッサを搭載したシステム）よりも、いくつかの問題で桁違いに優れたパフォーマンスを発揮できることが示されています。

並列処理が可能なはずの計算問題の中には、CPUとDRAM間のフォン・ノイマン・ボトルネックによって既に制限されているものがある。一部の研究者は、同じ総コストで、計算用RAMで構築されたマシンは、このような問題において従来の汎用コンピュータよりも桁違いに高速に動作すると予想している。^{[ 3 ]}

2011年現在、「DRAMプロセス」（層数が少なく、高容量に最適化）と「CPUプロセス」（高周波に最適化、通常DRAMの2倍のBEOL層数、層数が増えるごとに歩留まりが低下し製造コストが増加するため、このようなチップはDRAMに比べて平方ミリメートルあたりの価格が比較的高い）は十分に区別されており、計算用RAMには3つのアプローチが存在する。

• CPUに最適化されたプロセスと、多くの組み込みSRAMを使用するデバイスから始め、組み込みSRAMを組み込みDRAM（eDRAM）に置き換えるための追加のプロセスステップを追加することで（平方ミリメートルあたりのコストはさらに高くなります）、SRAM面積を約3分の1に削減し（チップあたりの正味コストを削減します）。
• 別々のCPUチップとDRAMチップを備えたシステムから始め、DRAMプロセスの限界内で動作し、DRAMにわずかな面積を追加するだけで、DRAMに少量の「コプロセッサ」演算能力を追加し、CPUとDRAM間の狭いボトルネックによって遅くなる処理（メモリの選択した領域をゼロフィルしたり、ある場所から別の場所に大きなデータブロックをコピーしたり、特定のバイトがデータブロック内のどこにあるか（もしあれば）を検索したり）を実行します。結果として得られるシステム（変更されていないCPUチップと「スマートDRAM」チップ）は、元のシステムと同等以上の速度を持ち、コストはわずかに低くなる可能性があります。わずかな追加面積のコストは、高価なテスト時間の節約によって十分に回収できると予想されます。これは、「スマートDRAM」には十分な演算能力があるため、DRAMが満載されたウェハで、従来のように高価な外部自動テスト装置を使用して一度に1つのDRAMチップを完全にテストするのではなく、ほとんどのテストを内部で並列に実行できるためです。^{[ 1 ]}
• DRAMに最適化されたプロセスから始め、そのプロセスを微調整して「CPUプロセス」に少し近づけ、そのプロセスの制約内で（比較的低周波数だが低消費電力で非常に高い帯域幅を持つ）汎用CPUを構築する。

DRAMプロセス技術に基づいて構築されるように設計されたCPU（CPU向けに最適化された「CPU」または「ロジック」プロセス技術ではなく）には、 バークレーIRAMプロジェクト、TOMIテクノロジー^{[ 4 ] [ 5 ]} 、 AT&T DSP1 などがあります。

オフチップメモリ​​へのメモリバスはオンチップメモリ​​バスの何倍もの容量を持つため、DRAMとCPUチップが分離したシステムは、同じコンピュータ性能を持つIRAMシステムよりも数倍のエネルギー消費量を持つ可能性がある。^{[ 1 ]}

計算用DRAMは従来のDRAMよりも高温で動作することが予想され、チップ温度の上昇はDRAMストレージセルからの電荷リークの加速につながるため、計算用DRAMはより頻繁なDRAMリフレッシュが必要になると予想される。^{[ 2 ]}

プロセッサ・イン・メモリ／ニア・メモリ（PINM）とは、コンピュータのプロセッサ（CPU）がメモリと密接に結合されており、一般的には同じシリコンチップ上にあるものを指します。

このように処理コンポーネントとメモリコンポーネントを統合する主な目的は、メモリのレイテンシを減らし、帯域幅を増やすことです。あるいは、データを移動させる必要がある距離を短縮することで、システムの電力要件を減らすことができます。^{[ 6 ]}現在のプロセッサの複雑さ（ひいては消費電力）の多くは、メモリの停止を回避するための戦略に起因しています。

1980年代には、 FORTHを実行する小型CPUがDRAMチップに組み込まれ、PUSHとPOPの効率が向上した。FORTH はスタック指向のプログラミング言語であり、この改良によって効率が改善された。

トランスピュータは1980年代初頭に製造されたことを考えると、チップ上に大容量のメモリを搭載しており、実質的にメモリ内プロセッサと言えるものだった。

注目すべきPIMプロジェクトとしては、カリフォルニア大学バークレー校のバークレーIRAMプロジェクト（IRAM）^{[ 7 ]}やノートルダム大学のPIM ^{[ 8 ]}プロジェクトなどがある。

これらの4つのグループは、メモリ内処理に関する文献で使用されている 、 メモリ配列の近くにロジックを追加するメモリ近傍処理（PnM）と、メモリセルと回路自体を使用して計算を実行するメモリ使用処理（PuM）という、より広範な区別に対応しています。 ^{[ 9 ]}

RAMベースのニアメモリおよびインメモリ設計は、以下の4つのグループに分類できます。

• DIMMレベルのアプローチでは、処理ユニットをメモリチップの近くに配置します（メモリ近傍処理の一形態）。これらのアプローチでは、データレイアウトの変更は最小限または不要です（例：Chameleon ^{[ 10 ]}、RecNMP ^{[ 11 ]}）。
• ロジック層レベルのアプローチでは、3Dスタックメモリのロジック層に処理ユニットを埋め込み、3Dスタックメモリの高い帯域幅（メモリ近傍処理）の恩恵を受けることができます（例：TOP_PIM ^{[ 12 ]}）。
• バンクレベルのアプローチでは、各バンクの近く（メモリ近傍処理）にメモリ層内に処理ユニットを配置します。UPMEMとSamsungのPIM ^{[ 13 ]}は、これらのアプローチの例です。
• サブアレイレベルのアプローチでは、各サブアレイ内のデータを処理します。セルのアナログ動作を利用して、行全体に対してビット演算を実行する設計は、メモリを使用した処理の一形態です。サブアレイレベルのアプローチは最高のアクセス並列性を提供しますが、多くの場合、メモリ行全体に対するビット演算（DRISA ^{[ 14 ]}など）や、単一ワールドALUを使用したメモリ行の逐次処理（Fulcrum ^{[ 15 ]}など）といった単純な操作しか実行しません。

• メモリを用いたコンピューティング
• SyNAPSEは、処理能力とメモリを1つのチップに統合している。
• インメモリ処理

• Duncan Elliott、Michael Stumm、W. Martin Snelgrove、Christian Cojocaru、Robert McKenzie、「計算RAM：メモリ内プロセッサの実装」、IEEE Design and Test of Computers、vol. 16、no. 1、pp.  32–41、1999年1月～3月。doi ：10.1109 /54.748803。