バークレーIRAMプロジェクト

バークレーIRAM プロジェクトは、カリフォルニア大学バークレー校のコンピュータサイエンス部門で 1996 年から 2004 年にかけて行われた研究プロジェクトで、メモリとプロセッサが同じ集積回路(チップ)上に設計されることによって可能になる広い帯域幅によって実現されるコンピュータアーキテクチャを調査しました。^[1]このようなチップは主にランダムアクセスメモリ(RAM) で構成され、中央処理装置(CPU)に必要な部分は小さいと想定されていたため、研究チームはこのアーキテクチャのチップを表すために「インテリジェント RAM」(または IRAM) という用語を使用しました。^{[2] [3] MIT の}J-Machineプロジェクト と同様に、この研究の主な目的は、メモリと CPU 間の接続が別々の集積回路間の比較的狭いメモリバスである場合に発生するフォンノイマンボトルネックを回避することでした。

競争圧力が強いため、コンピュータ システムの各コンポーネント (主に CPU、メモリ、オフライン ストレージ) に採用されるテクノロジは、通常、特定のレベルのパフォーマンスを達成するために必要なコストを最小限に抑えるように選択されます。マイクロプロセッサとメモリはどちらも集積回路として実装されますが、それぞれに使用されている一般的なテクノロジは異なります。マイクロプロセッサ テクノロジは速度を最適化し、メモリ テクノロジは密度を最適化します。このため、メモリとプロセッサを同じチップに統合することは (ほとんどの場合)、ロジック パフォーマンスに最適化された回路テクノロジを使用して実装できるスタティック ランダム アクセス メモリ(SRAM) に限定されており、より高密度で低コストのダイナミック ランダム アクセス メモリ(DRAM) はそうではありません。ただし、マイクロプロセッサがオフチップ メモリにアクセスするには時間と電力がかかり、プロセッサのパフォーマンスが大幅に制限されます。このため、メモリ システムの階層を採用するコンピュータ アーキテクチャが開発され、スタティック メモリがマイクロプロセッサに統合され、一時的に簡単にアクセスできるデータ ストレージ (またはキャッシュ) がオフチップの DRAM にも保持されます。^[4]オンチップキャッシュメモリは冗長性があるため、その存在はコストと電力を増加させます。IRAM研究プロジェクトの目的は、（一部のコンピューティングアプリケーションで）DRAMをプロセッサにオンチップ統合したアーキテクチャでコストとパフォーマンスのより良いトレードオフを実現できるかどうかを調べることでした。これにより、使用されたテクノロジーはDRAM実装に最適ではありませんでしたが、冗長な静的メモリキャッシュの必要性がなくなります。

Berkeley IRAM はBerkeley RISCほどの評価は得られなかったと言っても過言ではありませんが、それでも IRAM プロジェクトは影響力がありました。初期の IRAM 提案は CPU と DRAM のトレードオフに焦点を当てていましたが、IRAM の研究はベクトル命令セットに集中するようになりました。その出版物は、ベクトル処理とベクトル命令セットをマイクロプロセッサに組み込むことを早くから提唱しており、その後、Intel Advanced Vector Extensions (AVX) などのいくつかの商用マイクロプロセッサがベクトル処理命令セット拡張を採用しました。

• Bowman, N.、Cardwell, N.、Kozyrakis, C.、Romer, C.、Wang, H. (1997)。「IRAM システムにおける既存のアーキテクチャの評価」ロジックと DRAM の混合に関する第 1 回ワークショップ、第 24 回国際コンピュータ アーキテクチャ シンポジウム
• Hennessy, JL および Patterson, DA (2007) 「コンピュータ アーキテクチャ: 定量的アプローチ」第 4 版、 Elsevier。
• Kozyrakis, CE, Perissakis, S., Patterson, D., Anderson, T., Asanovic, K., Cardwell, N., Fromm, R., Golbus, J., Gribstad, B., Keeton, K., Thomas, R., Treuhaft, N., Yelick, K. (1997)「10億トランジスタ時代のスケーラブルプロセッサ：IRAM」Computer 30 (9) pp. 75–78. [1] doi :10.1109/2.612252.
• Kozyrakis, C.; Patterson, D. (1998). 「コンピュータアーキテクチャ研究の新しい方向性」Computer, 31 (11), pp. 24–32. [2] doi :10.1109/2.730733.
• Kozyrakis, CE、Patterson, DA ( 2003)。「組み込みシステム向けのスケーラブルなベクトル プロセッサ」IEEE Micro ' 23 (6) p. 36。doi :10.1109/MM.2003.1261385。
• パターソン、D. (1995)。「2020 年のマイクロプロセッサ」、ソリッドステートの世紀: Scientific American Presents、 pp. 62-67。
• Patterson, D.、Anderson, T.、Cardwell, N.、Fromm, R.、Keeton, K.、Kozyrakis, C.、Thomas, R.、および Yelick, K. (1997)。「インテリジェント RAM の事例」IEEE Micro、 17 (2)、pp. 34–44。doi :10.1109/40.592312
• Patterson, D.、Asanovic, K.、Brown, A.、Fromm, R.、Golbus, J.、Gribstad, B.、Keeton, K.、Kozyrakis, C.、Martin, D.、Perissakis, S.、Thomas, R.、Treuhaft, N.、Yelick, K. (1997)。「インテリジェント RAM (IRAM): 産業環境、アプリケーション、およびアーキテクチャ」議事録 1997 IEEE 国際コンピュータ設計会議: コンピュータとプロセッサにおける VLSI (ICCD '97)、 pp 2–7。[3] doi :10.1109/ICCD.1997.628842。

• バークレーIRAMプロジェクト
• バークレー IRAM プロジェクト出版物リスト