ナノ回路

ナノ回路は、量子力学的効果が重要になるナノメートル スケールで動作する電気回路です。1ナノメートルは 10 ^{−9メートル、つまり 10 個の水素原子の列に相当します。このように回路が徐々に小さくなると、コンピュータ チップに搭載できる回路の数が増えます。これにより、より高速で複雑な機能を、より少ない電力で実現できます。ナノ回路は、}トランジスタ、相互接続、アーキテクチャという 3 つの異なる基本コンポーネントで構成されており、すべてナノメートル スケールで製造されています。

さまざまな形でナノ回路を実装するためのさまざまな提案がなされている。これらには、ナノワイヤ、単電子トランジスタ、量子ドットセルオートマトン、ナノスケールクロスバーラッチなどがある。しかし、より近い将来のアプローチでは、ナノマテリアルを組み込んでMOSFET（金属酸化物半導体電界効果トランジスタ）を改良することが含まれる可能性が高い。これらは現在、ほとんどのアナログおよびデジタル回路設計の基礎を形成しており、そのスケーリングがムーアの法則を推進している。MOSFETの設計とその将来を扱ったレビュー記事^[1]が2004年に発表され、スケール縮小下のMOSFETのさまざまな形状を比較し、円形断面の垂直チャネルFETがスケール縮小に最適であると指摘した。この構成は、ナノスケールの直径を持つ垂直半導体円筒チャネルを使用して高密度に実装することができ、インフィニオンテクノロジーズとサムスンがこの方向での研究開発を開始し、 MOSFET設計でナノワイヤとカー​​ボンナノチューブを使用するいくつかの基本特許^{[2] [3]}につながっている。代替アプローチとして、^[4] Nanosys は溶液ベースの堆積およびアライメント プロセスを使用して、基板上にプレファブリケーションされたナノワイヤ アレイをパターン化し、FET の横方向チャネルとして機能させます。単一ナノワイヤ FET と同じスケーラビリティは実現できませんが、チャネルにプレファブリケーションされた複数のナノワイヤを使用すると、従来の製造手順よりも低温でナノワイヤを堆積するために大量の印刷プロセスを使用できるため、信頼性が向上し、製造コストが削減されます。さらに、堆積温度が低いため、ポリマーなどのより多様な材料をトランジスタのキャリア基板として使用できるようになり、電子ペーパー、曲げられるフラット パネル ディスプレイ、広域太陽電池などの柔軟な電子アプリケーションへの扉が開かれます。

ナノ回路を理解するための最も基本的な概念の 1 つは、ムーアの法則の定式化です。この概念は、インテルの共同設立者であるゴードン・ムーアがトランジスタのコストに興味を持ち、1 つのチップにより多くのトランジスタを収めようとしたときに生まれました。シリコン集積回路上に製造できるトランジスタの数、つまりそのような回路の計算能力は、18 ～ 24 か月ごとに倍増しています。^[5]回路に収められるトランジスタの数が多いほど、コンピューターの計算能力が高くなります。これが、科学者とエンジニアが協力してこれらのナノ回路を製造し、チップに収められるトランジスタの数を増やそうとしている理由です。これは良いように聞こえますが、非常に多くのトランジスタが詰め込まれると多くの問題が発生します。回路が非常に小さいため、より大きな回路よりも多くの問題、特に熱の問題が発生する傾向があります。より小さな表面積に適用される電力量により熱放散が困難になり、この過剰な熱によってエラーが発生し、チップが破損する可能性があります。ナノスケールの回路は、今日の回路よりも温度変化、宇宙線、電磁干渉の影響を受けやすい。 ^[6] チップ上に詰め込まれるトランジスタが増えるにつれ、チップ上の迷走信号、非常に密集した多数のデバイスからの熱を放散させる必要性、小規模であることによる絶縁障壁を越えたトンネル効果、製造上の困難などの現象により、進歩が停止するか、大幅に遅くなる。^[7]回路をさらに小さくするためのコストが高すぎるときが来て、コンピュータの速度が最大に達する。このため、多くの科学者は、ムーアの法則は永久に続くことはなく、すぐにピークに達すると考えている。なぜなら、ムーアの法則は、マイクロリソグラフィエッチング技術の向上による計算上の利益に大きく依存しているからである。

これらのナノ回路の製造には、多くの側面が関わっています。その構成の最初の部分はトランジスタから始まります。現時点では、ほとんどの電子機器はシリコンベースのトランジスタを使用しています。トランジスタは、電気の流れを制御し、弱い電気信号を強い電気信号に変換するため、回路に不可欠な部分です。また、電流をオン/オフにしたり、信号を増幅したりできるため、電流を制御します。現在、回路ではシリコンをトランジスタとして使用しています。これは、シリコンが導電状態と非導電状態を簡単に切り替えることができるためです。ただし、ナノエレクトロニクスでは、トランジスタは有機分子またはナノスケールの無機構造である可能性があります。 ^{[8]トランジスタの一部である} 半導体も、ナノ状態の有機分子で作られています。

ナノ回路構成の2つ目の側面は相互接続です。これには論理的および数学的演算と、これを可能にするトランジスタを接続するワイヤが含まれます。ナノ回路では、ナノチューブや1ナノメートルほどの細いワイヤを使用してトランジスタを接続します。 ナノワイヤは数年前からカーボンナノチューブから作られています。数年前までは、トランジスタとナノワイヤを組み合わせて回路を製造していました。しかし、科学者はトランジスタを内蔵したナノワイヤを製造できるようになりました。2004年、ハーバード大学のナノテクの先駆者であるチャールズ・リーバーと彼のチームは、紙の1万倍の薄さのナノワイヤにトランジスタの列を内蔵しました。^[9]基本的に、トランジスタとナノワイヤは事前に配線されているため、トランジスタをナノワイヤで接続するという困難な作業が不要になります。

ナノ回路構成の最後の部分はアーキテクチャです。これはトランジスタが相互接続される全体的な方法として説明されており、回路をコンピュータやその他のシステムに接続して、下位レベルの詳細とは独立して動作することができます。^[10] ナノ回路は非常に小さいため、エラーや欠陥が発生する運命にあります。科学者はこれを回避する方法を考案しました。そのアーキテクチャは、冗長な論理ゲートと相互接続を持つ回路と、チップ上の複数のレベルで構造を再構成する機能を組み合わせています。^[11] 冗長性により、回路は問題を特定して再構成できるため、回路はより多くの問題を回避できます。また、論理ゲート内のエラーが許容され、誤った結果を出すことなく適切に動作します。

1987年、ビジャン・ダヴァリ率いるIBMの研究チームは、タングステンゲート技術を使用して、ゲート酸化膜の厚さが10nmの金属酸化物半導体電界効果トランジスタ（MOSFET）を実証しました。 ^[12]マルチゲートMOSFETは、3次元の非平面型ダブルゲートMOSFETであるFinFET （フィン電界効果トランジスタ）から始まり、ゲート長を20nm未満に縮小することを可能にしました。 ^[13] FinFETは、1989年に日立中央研究所でディグ・ヒサモトが行った研究に端を発しています。 ^{[14] [15] [16] [17]}カリフォルニア大学バークレー校では、ヒサモト氏とTSMCのチェンミン・フー氏、その他の国際的な研究者であるツ・ジェイ・キング・リウ氏、ジェフリー・ボコール氏、竹内秀樹氏、浅野一雄氏、ヤクブ・ケジエルスク氏、シュエジュエ・ホアン氏、リーランド・チャン氏、ニック・リンデルト氏、シブリー・アーメド氏、サイラス・タベリー氏らのグループがFinFETデバイスを製造しました。同チームは1998年に17nmプロセスまでFinFETデバイスを製造し、2001年には15nmまで製造しました。2002年には、ユー氏、チャン氏、アーメド氏、フー氏、リウ氏、ボコール氏、タベリー氏らのチームが10nm FinFETデバイスを製造しました。[ 13 ^]  

2005年、カリフォルニア大学サンディエゴ校のインド人物理学者プラバカール・バンダルとアパラオ・M・ラオは、完全にカーボンナノチューブで作られた世界最小のトランジスタを開発した。これはナノ回路に使用することを意図していた。ナノチューブは炭素原子を巻いたシートで、人間の髪の毛の1000倍以上の薄さである。^[要出典] 2006年、韓国科学技術院（KAIST）と国立ナノファブセンターの韓国の研究者チームは、ゲートオールアラウンド（GAA）FinFET技術をベースにした世界最小のナノ電子デバイスである3nm MOSFETを開発した。^{[18] [19]}

通常、回路にはシリコンベースのトランジスタが使われますが、カーボンナノチューブはそれを置き換えることを目的としています。トランジスタには 2 つの異なるブランチがあり、1 つのポイントで交わるため、Y 字型になっています。電流は両方のブランチを流れることができ、電圧をオンまたはオフにする 3 番目のブランチによって制御されます。この新しいブレークスルーにより、ナノ回路は完全にナノチューブから作成できるため、その名前に完全にふさわしいものになりました。この発見以前は、論理回路はナノチューブを使用していましたが、電流の流れを制御するには金属ゲートが必要でした。

ナノ回路の最大の潜在的応用は、おそらくコンピューターと電子機器に関するものである。科学者やエンジニアは常にコンピューターの高速化を模索している。近い将来には、マイクロとナノのハイブリッド、つまりナノコアを持つシリコンが登場するかもしれないと考える人もいる。おそらく、内容を永久に保持する高密度コンピューターメモリだろう。^[20] 青写真から写真パターン、チップへと進む従来の回路設計とは異なり、ナノ回路の設計はおそらくチップ（1024個もの部品と配線がごちゃ混ぜになっていて、すべてが機能するわけではない）から始まり、徐々にそれを有用なデバイスに作り上げていくだろう。 ^{[21]これらのナノ回路は非常に大きいため、従来の}トップダウン方式 ではなく、ボトムアップ方式をすぐに採用しなければならないだろう。ナノレベルでは、ナノ回路はコンパクトであるため、欠陥や不具合が多くなるため、回路のすべてが機能するわけではないだろう。科学者やエンジニアは、トランジスタ、論理ゲート、ダイオードなど、ナノ回路の必須コンポーネントをすべて作成しました。これらはすべて、有機分子、カーボンナノチューブ、ナノワイヤ半導体から構成されています。残された唯一の課題は、このような小さなデバイスに伴うエラーを排除する方法を見つけることです。そうすれば、ナノ回路はすべての電子機器の手段となるでしょう。しかし、最終的にはナノ回路をどれだけ小さくできるかという限界があり、コンピューターと電子機器は平衡速度に達します。

• ムーアの法則
• ナノテクノロジー
• ナノテクノロジーの歴史
• ナノテクノロジーの応用一覧
• ナノテクノロジーの影響