マルチスレッド（コンピュータアーキテクチャ）

コンピュータアーキテクチャにおいて、マルチスレッドとは、中央処理装置(CPU) (またはマルチコアプロセッサ内の 1 つのコア) が複数の実行スレッドを提供する機能です。

概要

マルチスレッドパラダイムは、1990 年代後半から命令レベルの並列処理をさらに活用する取り組みが停滞するにつれて、より一般的になってきました。これにより、スループットコンピューティングの概念が、トランザクション処理というより専門的な分野から再び登場しました。単一のスレッドまたは単一のプログラムをさらに高速化することは非常に困難ですが、ほとんどのコンピュータシステムは実際には複数のスレッドまたはプログラム間でマルチタスクを実行しています。したがって、すべてのタスクのスループットを向上させる手法は、全体的なパフォーマンスの向上につながります。

スループットコンピューティングの 2 つの主要な手法は、マルチスレッドとマルチプロセッシングです。

利点

スレッドが多数のキャッシュミスをすると、他のスレッドは未使用のコンピューティングリソースを引き続き利用できます。これにより、1 つのスレッドのみが実行されていればこれらのリソースはアイドル状態になっていたはずなので、全体的な実行速度が向上する可能性があります。また、スレッドが CPU のすべてのコンピューティングリソースを使用できない場合 (命令が互いの結果に依存するため)、別のスレッドを実行すると、それらのリソースがアイドル状態になるのを防ぐことができます。

デメリット

キャッシュやトランスレーションルックアサイドバッファ(TLB)などのハードウェアリソースを共有する場合、複数のスレッドが互いに干渉する可能性があります。その結果、周波数の低下や、スレッド切り替えハードウェアに対応するために必要な追加のパイプラインステージにより、1 つのスレッドのみが実行している場合でも、1 つのスレッドの実行時間は改善されず、低下する可能性があります。

全体的な効率はさまざまです。Intelはハイパースレッディングテクノロジーで最大 30% の改善を主張していますが、^[1]最適化されていない従属浮動小数点演算のループを実行するだけの合成プログラムは、並列実行時に実際に 100% の速度向上が得られます。一方、MMXまたはAltiVec拡張機能を使用し、データプリフェッチを実行する (優れたビデオエンコーダのように) 手動で調整されたアセンブリ言語プログラムは、キャッシュミスやアイドル状態のコンピューティングリソースの影響を受けません。したがって、このようなプログラムはハードウェアマルチスレッドのメリットを享受できず、共有リソースの競合によりパフォーマンスが低下する可能性があります。

ソフトウェアの観点から見ると、マルチスレッドのハードウェアサポートはソフトウェアからより分かりやすく、マルチプロセスよりもアプリケーションプログラムとオペレーティングシステムの両方に多くの変更が必要になります。マルチスレッドをサポートするために使用されるハードウェア技術は、多くの場合、コンピュータのマルチタスクに使用されるソフトウェア技術と類似しています。スレッドのスケジューリングも、マルチスレッドの大きな問題です。

2つのプロセスからのデータをマージすると、単一のスレッドで同じデータを処理する場合と比べて、プロセス間通信や同期などのオーバーヘッドにより、2桁以上も大幅に高いコストがかかる可能性があります。^[2]^[3]^[4]

マルチスレッドの種類

インターリーブ/テンポラルマルチスレッド

粗粒度マルチスレッド

最も単純なタイプのマルチスレッドは、通常であれば長い遅延の停止を引き起こすイベントによってブロックされるまで 1 つのスレッドが実行される場合に発生します。このような停止には、オフチップメモリにアクセスする必要があるキャッシュミスがあり、データが返されるまでに数百の CPU サイクルかかる場合があります。スレッドプロセッサは、停止が解決するのを待つ代わりに、実行準備が整った別のスレッドに実行を切り替えます。前のスレッドのデータが到着したときにのみ、前のスレッドは実行準備が整ったスレッドのリストに戻されます。

例えば：

サイクル $i$ :スレッド $Aからの命令$ $j$ が発行されます。
サイクル $i + 1$ :スレッド $Aからの命令$ $j + 1$ が発行されます。
サイクル $i + 2$ :スレッド $Aからの命令$ $j + 2$ が発行されます。これは、すべてのキャッシュでミスするロード命令です。
サイクル $i + 3$ : スレッドスケジューラが呼び出され、スレッド $B$ に切り替わります。
サイクル $i + 4$ :スレッド $Bからの命令$ $k$ が発行されます。
サイクル $i + 5$ :スレッド $Bからの命令$ $k + 1$ が発行されます。

概念的には、リアルタイムオペレーティングシステムで使用される協調型マルチタスクに似ています。協調型マルチタスクでは、タスクは、何らかのイベントを待機する必要がある場合に、自発的に実行時間を放棄します。このタイプのマルチスレッドは、ブロックマルチスレッド、協調型マルチスレッド、または粗粒度マルチスレッドとして知られています。

マルチスレッドハードウェアサポートの目的は、ブロックされたスレッドと実行準備の整った別のスレッドをすばやく切り替えられるようにすることです。あるスレッドから別のスレッドに切り替えるということは、ハードウェアが使用するレジスタセットを別のレジスタセットに切り替えることを意味します。この目的を達成するために、プログラムで認識できるレジスタのハードウェアと、一部のプロセッサ制御レジスタ (プログラムカウンターなど) が複製されます。たとえば、2 つのスレッドをすばやく切り替えるために、プロセッサには 2 セットのレジスタが組み込まれています。

マルチスレッド用の追加のハードウェアサポートにより、スレッドの切り替えを 1 つの CPU サイクルで実行できるため、パフォーマンスが向上します。また、追加のハードウェアにより、各スレッドは単独で実行されているかのように動作し、他のスレッドとハードウェアリソースを共有しないため、マルチスレッドをサポートするためにアプリケーションとオペレーティングシステム内で必要なソフトウェアの変更量が最小限に抑えられます。

多くのマイクロコントローラおよび組み込みプロセッサファミリには、割り込みのコンテキスト切り替えを迅速に行うために複数のレジスタバンクが搭載されています。このような方式は、ユーザープログラムスレッドと割り込みスレッド間のブロックマルチスレッドの一種と見なすことができます。^{[引用が必要]}

細粒度マルチスレッド

細粒度マルチスレッドの目的は、実行パイプラインからすべてのデータ依存性ストールを取り除くことです。1 つのスレッドは他のスレッドから比較的独立しているため、1 つのパイプラインステージの 1 つの命令がパイプライン内の古い命令の出力を必要とする可能性は低くなります。概念的には、オペレーティングシステムで使用されるプリエンプティブマルチタスクに似ています。類似点は、アクティブな各スレッドに与えられるタイムスライスが 1 つの CPU サイクルであることです。

例えば：

サイクル $i + 1 : スレッド$ $B$ からの命令が発行されます。
サイクル $i + 2 : スレッド$ $C$ からの命令が発行されます。

このタイプのマルチスレッドは、最初はバレル処理と呼ばれていました。バレルの棒はパイプラインのステージと実行スレッドを表します。インターリーブ、プリエンプティブ、細粒度、またはタイムスライスマルチスレッドは、より現代的な用語です。

ブロックタイプのマルチスレッドで説明したハードウェアコストに加えて、インターリーブマルチスレッドでは、各パイプラインステージで処理中の命令のスレッド ID を追跡するコストも発生します。また、パイプラインで同時に実行されるスレッドが増えるため、異なるスレッド間のスラッシングを回避するために、キャッシュや TLB などの共有リソースを大きくする必要があります。

同時マルチスレッド

最も高度なタイプのマルチスレッドは、スーパースカラープロセッサに適用されます。通常のスーパースカラープロセッサは CPU サイクルごとに 1 つのスレッドから複数の命令を発行しますが、同時マルチスレッド (SMT) では、スーパースカラープロセッサは CPU サイクルごとに複数のスレッドから命令を発行できます。単一のスレッドの命令レベルの並列処理には制限があることを認識し、このタイプのマルチスレッドは、複数のスレッド間で利用可能な並列処理を活用して、未使用の発行スロットに関連する無駄を減らします。

例えば：

サイクル $i$ :スレッド $Aからの命令$ $j$ と $j + 1$ と、スレッド $B$ からの命令 $k$ が同時に発行されます。
サイクル $i + 1$ :スレッド $Aからの命令$ $j + 2$ 、スレッド $Bからの命令$ $k$ $+ 1$ 、およびスレッド $Cからの命令$ $m$ がすべて同時に発行されます。
サイクル $i + 2$ :スレッド $Aからの命令$ $j + 3$ とスレッド $C$ からの命令 $m$ $+ 1$ および $m$ $+ 2$ がすべて同時に発行されます。

SMT と他のタイプのマルチスレッドを区別するために、「一時的マルチスレッド」という用語を使用して、一度に 1 つのスレッドからの命令のみを発行できることを示します。

インターリーブマルチスレッドについて説明したハードウェアコストに加えて、SMT では、処理される各命令のスレッド ID を各パイプラインステージで追跡するための追加コストが発生します。また、キャッシュや TLB などの共有リソースは、処理される多数のアクティブスレッドに合わせてサイズを調整する必要があります。

実装には、DEC (後にCompaq ) EV8 (未完了)、Intel Hyper-Threading Technology、IBM POWER5 / POWER6 / POWER7 / POWER8 / POWER9、IBM z13 / z14 / z15、Sun Microsystems UltraSPARC T2、Cray XMT、AMD BulldozerおよびZenマイクロアーキテクチャが含まれます。

実装の詳細

主な研究分野は、実行準備完了のスレッドのリストから次に実行するスレッドをすばやく選択し、実行準備完了のスレッドと停止したスレッドのリストを維持するスレッドスケジューラです。重要なサブトピックは、スケジューラで使用できるさまざまなスレッド優先順位スキームです。スレッドスケジューラは、完全にソフトウェアで実装することも、完全にハードウェアで実装することも、ハードウェアとソフトウェアの組み合わせで実装することもできます。

もう 1 つの研究分野は、キャッシュミス、スレッド間通信、DMA完了など、どのような種類のイベントがスレッド切り替えを引き起こすかということです。

マルチスレッドスキームが、特権制御レジスタや TLB を含むソフトウェアから見えるすべての状態を複製する場合、各スレッドに対して仮想マシンを作成できます。これにより、各スレッドが同じプロセッサ上で独自のオペレーティングシステムを実行できます。一方、ユーザーモードの状態のみが保存される場合は、必要なハードウェアが少なくなり、同じダイ領域またはコストで一度にアクティブにできるスレッドの数が増えます。

参照

参考文献

^ 「Intel ハイパースレッディング・テクノロジー、テクニカル・ユーザーズ・ガイド」(PDF) p. 13。2010 年 8 月 21 日のオリジナル(PDF)からアーカイブ。
^ オペレーティングシステムの概念。ISBN 978-0470128725。
^ コンピュータの構成と設計 MIPS 版: ハードウェア/ソフトウェアインターフェイス (Morgan Kaufmann コンピュータアーキテクチャと設計シリーズ)。Morgan Kaufmann。ISBN 978-0124077263。
^ 並列プログラミング: ネットワークワークステーションと並列コンピュータを使用したテクニックとアプリケーション。ピアソン。ISBN 978-0131405639。

外部リンク

明示的なマルチスレッド機能を備えたプロセッサの調査、ACM、2003 年 3 月、Theo Ungerer、Borut Robi、Jurij Silc 著
オペレーティングシステム | マルチタスク、マルチスレッド、マルチプロセスの違い GeeksforGeeks、2018 年 9 月 6 日。

[1] 「Intel ハイパースレッディング・テクノロジー、テクニカル・ユーザーズ・ガイド」(PDF) p. 13。2010 年 8 月 21 日のオリジナル(PDF)からアーカイブ。

[2] オペレーティングシステムの概念。ISBN 978-0470128725。

[3] コンピュータの構成と設計 MIPS 版: ハードウェア/ソフトウェアインターフェイス (Morgan Kaufmann コンピュータアーキテクチャと設計シリーズ)。Morgan Kaufmann。ISBN 978-0124077263。

[4] 並列プログラミング: ネットワークワークステーションと並列コンピュータを使用したテクニックとアプリケーション。ピアソン。ISBN 978-0131405639。