重点分野（電気通信）

電気通信において、ディエンファシスはプリエンファシスの補数であり、アンチノイズシステムではエンファシスと呼ばれます。ディエンファシスは、（周波数帯域内で）一部の（通常は高い）周波数の振幅を他の（通常は低い）周波数の振幅に対して減少させることで、システム後段における減衰歪みや記録媒体の飽和といった現象の悪影響を最小限に抑え、信号対雑音比全体を向上させるように設計されたシステム処理です。

特定の時定数によって周波数応答曲線が決定され、そこからカットオフ周波数を計算することができる。

あまり使われてはいないが、 Red Book CDマスタリングには標準化された強調機能が存在する。CD プレーヤーは当初、手頃な価格の 14 ビット コンバーターで実装されていたため、量子化ノイズ を補償するためにプリエンファシスの仕様が盛り込まれた。規模の経済により最終的に 16 ビットが実現すると、量子化ノイズはそれほど問題ではなくなったが、強調機能はオプションとして残された。プリエンファシスは、ゲイン 10 dB (20  dB/decade)、時定数 50  μs および 15 μsの一次フィルタとして記述される 。^{[ 1 ]}

損失のある伝送路が長くなるにつれて、高周波減衰が悪化し、信号の歪みがますます大きくなる。

以下のデモンストレーションでは、標準的なFR-4材料上の様々な長さのプリント基板配線を通して、  5GbpsのPRBS-9テストパターンが送信されます。

チャネル、送信機、受信機の特性によっては、信号が歪みすぎて受信機が正しく解釈できなくなり、通信エラー率が上昇したり、完全に途絶えたりする場合があります。エンファシスは、このような歪みを解消し、そのようなチャネルでも通信を成功させるための有効な手段の一つです。

減衰は、アナログハイパスフィルタ回路とアッテネータを並列に接続することで実現できます。これにより、信号全体が一定量だけ減衰され、信号が変化する際には余分なエネルギーがアッテネータをバイパスして通過できるようになります。結果として、各遷移時に鋭いピークが現れ、その後、定常状態の振幅まで指数関数的に減衰します。

以下のデモンストレーションでは、5GbpsのPRBS-9テストパターンを、 ディエンファシスレベルを段階的に上げながら300mmのFR-4チャネルを通して送信します。エンファシスを上げると、信号振幅が減少することに注意してください。

次のセクションで説明するFIRアーキテクチャとは異なり、アナログ強調ではオーバーシュートの形状は信号ビットレートに依存しません。したがって、データレートが低い場合、ビット全体の振幅は増加せず、エッジ部分のみが増加します。以下の例では、オーバーシュートをより分かりやすくするために、意図的に強調レベルを高く設定しています。

実際の SERDES ^{[ 3 ]}における強調の一般的な実装の 1 つは 3 タップフィードフォワードイコライザ (FFE) です。出力ピンを目的の出力電圧で直接駆動するのではなく、実際の出力電圧は、目的のビット値 (メインカーソル)、前のビット (ポストカーソル)、および次に送信するビット (プリカーソル) の加重和になります。^{[ 2 ] : 10,24}メインカーソル係数はビットの公称振幅を制御し、常に正の値です (負の係数ではビット値が反転するため)。プリカ係数は、まだ到着していないビット (例えば、遅延整合トレースの蛇行を横切るフィールド結合) によって引き起こされる受信機でのISIを除去し、通常はゼロまたは非常に小さな負の値です。これは、総 ISI への大きな寄与ではないことが多いためです。ポストカーソル係数は、直前のビットによって引き起こされる受信機での ISI を除去し、通常はより大きな負の値です^{[ 2 ] : 16}損失の大きいチャネルでは、より大きなタップ値が必要です。^{[ 4 ]}タップの数を増やすことは可能ですが、回路の複雑さが増し、収穫逓減の傾向にあるため^{[ 2 ] : 14}一般的には使用されていません。

信号を強調すると、アイパターンにその影響がはっきりと現れます。次の例では、10ギガビットイーサネットのテストによく用いられる、NRZ変調を用いた10.3125 Gbps PRBS-31テストパターンを検討します。このチャネルの挿入損失は、基本波で約2 dB、第2高調波で約3 dB、第3高調波で約4 dBです。目標は、オーバーシュートが過剰にならないようにアイパターンが最大限に開く、適切に等化されたチャネル応答を実現することです。過度の等化は、ジッタを悪化させ、オーバーシュートを増加させ、適切に等化された信号よりもアイパターンが小さくなる原因となります。^{[ 5 ]}