プロセッサの消費電力

プロセッサの電力消費、または処理ユニットの電力消費とは、コンピュータのプロセッサが電気エネルギーを消費し、電子回路の抵抗によってそのエネルギーを熱として放散するプロセスです。

電源管理

過熱することなく効率的にタスクを実行するCPUを設計することは、今日に至るまでほぼすべてのCPUメーカーにとって重要な検討事項です。歴史的に、真空管を使用して実装された初期のCPUは、数キロワットの電力を消費していました。デスクトップやノートパソコンなどの汎用パーソナルコンピュータの現在のCPUは、数十から数百ワットの電力を消費します。他のCPU実装の中には、非常に少ない電力しか消費しないものもあります。たとえば、携帯電話のCPUは数ワットの電力しか消費しないことが多く、 ^[¹^]組み込みシステムで使用されるマイクロコントローラの中には、数ミリワット、あるいは数マイクロワットしか消費しないものもあります。

このパターンには、いくつかの工学的理由がある。

特定のCPUコアの場合、クロック周波数が上昇するにつれてエネルギー消費量も増加します。クロック周波数を下げる、つまり電圧を下げると、通常はエネルギー消費量が減少します。また、クロック周波数を同じに保ったままマイクロプロセッサの電圧を下げることも可能です。^{[ 2 ]}
新機能を追加すると、一般的にトランジスタの数が増え、それぞれのトランジスタが電力を消費します。クロックゲーティングなどを用いて、使用されていない領域をオフにすることでエネルギーを節約できます。
プロセッサモデルの設計が成熟するにつれて、トランジスタの小型化、低電圧構造、および設計経験の蓄積により、エネルギー消費量が削減される可能性がある。

プロセッサメーカーは通常、CPUの消費電力について2つの数値を公表します。

標準的な熱出力（通常の負荷条件下で測定される値。例えば、AMDの平均CPU電力など）
最大熱出力（最悪の負荷条件下で測定）

例えば、Pentium 4 2.8 GHz の標準熱出力は 68.4 W、最大熱出力は 85 W です。CPU がアイドル状態のときは、標準熱出力よりもはるかに少ない熱出力しか消費しません。データシートには通常、熱設計電力(TDP) が記載されています。これは、コンピュータの冷却システムが放熱する必要のある、CPU によって発生する最大熱量です。Intelと Advanced Micro Devices (AMD) はどちらも、最悪のケースの非合成ワークロードを実行しているときの、熱的に重要な期間の最大発熱量として TDP を定義しています。したがって、TDP はプロセッサの実際の最大電力を反映していません。これにより、コンピュータは熱的限界を超えずに、または理論上の最大電力用の冷却システムを必要とすることなく、ほぼすべてのアプリケーションを処理できることが保証されます (これはコストは高くなりますが、処理能力のための余裕が生まれます)。^[³^]^[⁴^]

多くのアプリケーションでは、CPUやその他のコンポーネントはほとんどの時間アイドル状態にあるため、アイドル電力はシステム全体の消費電力に大きく影響します。CPUが電力管理機能を使用してエネルギー消費を削減する場合、マザーボードやチップセットなどの他のコンポーネントがコンピュータのエネルギー消費量の大部分を占めるようになります。科学計算など、コンピュータに高い負荷がかかることが多いアプリケーションでは、ワットあたりの性能（CPUが単位エネルギーあたりにどれだけの計算処理を行うか）がより重要になります。

CPUは通常、コンピュータの消費電力のかなりの部分を占めます。その他の主な用途としては、グラフィック処理ユニットを搭載した高速ビデオカードや電源装置などが挙げられます。ノートパソコンでは、液晶ディスプレイのバックライトも全体の消費電力のかなりの部分を占めます。パーソナルコンピュータにはアイドル時の省エネ機能が導入されていますが、今日の高性能CPUの全体的な消費電力は相当なものです。これは、低消費電力デバイス向けに設計されたCPUの消費電力がはるかに低いこととは大きく異なります。

情報源

CPUの消費電力にはいくつかの要因が影響しており、動的消費電力、短絡時消費電力、トランジスタのリーク電流による電力損失などが含まれます。

$P_{cpu}=P_{dyn}+P_{sc}+P_{leak}$

動的消費電力は、CPU内部の論理ゲートの動作に起因します。論理ゲートが切り替わると、内部のコンデンサが充電および放電されるため、エネルギーが流れます。CPUが消費する動的電力は、CPU周波数とCPU電圧の二乗にほぼ比例します。^{[ 5 ]}

$P_{dyn}=CV^{2}f$

ここで、 $C$ はスイッチング負荷容量、 $f$ は周波数、 $V$ は電圧である。^{[ 6 ]}

ロジックゲートがトグルすると、内部のトランジスタの一部が状態変化する可能性があります。これには有限の時間を要するため、ごく短時間、一部のトランジスタが同時に導通状態になることがあります。ソースとグランド間の直接経路により、短絡による電力損失が発生します（ $P_{sc}$ この電力の大きさは論理ゲートに依存し、マクロレベルでモデル化するのはかなり複雑です。

漏洩電力による消費電力（ $P_{leak}$ トランジスタ内部では、微視的なレベルで漏洩電流が発生します。トランジスタの異なるドーピングが施された部分の間には、常に微量の電流が流れています。これらの電流の大きさは、トランジスタの状態、寸法、物理的特性、そして場合によっては温度によって変化します。漏洩電流の総量は、温度の上昇とトランジスタサイズの縮小に伴って増加する傾向があります。

動的消費電力と短絡消費電力はクロック周波数に依存し、リーク電流はCPU電源電圧に依存します。プログラムのエネルギー消費は凸型のエネルギー挙動を示すことが示されており、これは、実行される作業に対してエネルギー消費が最小となる最適なCPU周波数が存在することを意味します。^{[ 7 ]}

削減

電力消費量を削減する方法はいくつかあり、例えば以下のようなものがあります。

電圧低減–デュアル電圧CPU、動的電圧スケーリング、アンダーボルティングなど。
周波数低下–アンダークロック、動的周波数スケーリングなど
静電容量の低減– 2 つのチップ間の PCB 配線を、単一の集積回路の 2 つのセクション間の比較的低静電容量のオンチップ金属相互接続に置き換える集積回路の普及。低 κ 誘電体など。
クロックゲーティングやグローバル非同期ローカル同期などのパワーゲーティング技術は、クロックティックごとにスイッチングされる容量を減らすこと、またはチップの一部のセクションでクロック周波数を局所的に下げることと考えることができます。
CPUがオフチップデータバスに駆動する遷移の回数を減らすためのさまざまな技術には、非多重化アドレスバス、グレイコードアドレッシングなどのバスエンコーディング[8]、またはパワープロトコルなどの値キャッシュエンコーディング[9]などがあります。アクティビティを反映するために^、^上記^の式に「アクティビティ^係数^」⁽ A)が挿入されることもあります^[¹⁰^{] 。}
トランジスタ密度を犠牲にして高周波を実現する。
CPUフレームワーク内に熱伝導ゾーンを階層化する（「ゲートのクリスマス化」）。
コンデンサに蓄えられたエネルギーの少なくとも一部を再利用すること（トランジスタで熱として放出するのではなく）–断熱回路、エネルギー回収ロジックなど。
マシンコードの最適化 - 共通コンポーネントを使用して命令のクラスタをスケジュールするコンパイラ最適化を実装することにより、アプリケーションの実行に使用される CPU パワーを大幅に削減できます。^{[ 11 ]}

クロック周波数とマルチコアチップ設計

歴史的に、プロセッサメーカーは一貫してクロックレートと命令レベルの並列性を向上させてきたため、シングルスレッドのコードは変更なしで新しいプロセッサでより高速に実行されました。^{[ 12 ]} 最近では、CPU の電力消費を管理するために、プロセッサメーカーはマルチコアチップ設計を優先しており、そのため、ソフトウェアはマルチスレッドまたはマルチプロセス方式で記述して、そのようなハードウェアを最大限に活用する必要があります。多くのマルチスレッド開発パラダイムはオーバーヘッドを導入し、プロセッサ数と比較して速度が直線的に増加することはありません。これは、ロック競合のために、共有リソースまたは依存リソースにアクセスする場合に特に当てはまります。この効果は、プロセッサ数が増えるにつれてより顕著になります。

最近、IBMは人間の脳の分散特性を模倣することで、コンピューティング能力をより効率的に分散する方法を模索している。^{[ 13 ]}

プロセッサの過熱

プロセッサは過熱によって損傷を受ける可能性がありますが、ベンダーはスロットリングや自動シャットダウンなどの動作上の安全対策でプロセッサを保護しています。コアが設定されたスロットリング温度を超えると、プロセッサは電力を下げて安全な温度レベルを維持できます。プロセッサがスロットリング動作によって安全な動作温度を維持できない場合は、永久的な損傷を防ぐために自動的にシャットダウンします。^{[ 14 ]}

参考文献

↑チャン、イーファン。劉雲信。荘、李。劉玄哲。趙、馮。リー、クン。マルチコアスマートフォンの正確な CPU パワーモデリング(レポート)。マイクロソフトリサーチ。 MSR-TR-2015-9。
↑ Cutress, Ian (2012-04-23). "Ivy Bridge でのアンダーボルティングとオーバークロック" . anandtech.com . 2012 年 4 月 25 日のオリジナルからアーカイブ済み。
↑ Chin, Mike (2004-06-15). "Athlon 64 for Quiet Power" . silentpcreview.com . p. 3 . 2013-12-21に閲覧.プロセッサの熱設計電力 (TDP) は、プロセッサの熱対策設計目標に使用する必要があります。TDP は、プロセッサが放散できる最大電力ではありません。
↑ Cunningham, Andrew (2013-01-14). "The technical details behind Intel's 7 Watt Ivy Bridge CPUs" . Ars Technica . 2013-01-14に取得。Intel の場合、特定のチップの TDP は、チップが使用する必要がある (または使用できる) 電力の量とはあまり関係がなく、チップが持続的な負荷を受けている間にコンピューターのファンとヒートシンクが放散できる電力の量とより関係があります。実際の電力使用量は TDP よりも高い場合も (はるかに) 低い場合もありますが、この数値は製品の冷却ソリューションを設計するエンジニアにガイダンスを与えることを目的としています。
↑ 「Intel Pentium M プロセッサー向け拡張 Intel SpeedStep テクノロジー (ホワイトペーパー)」(PDF)。Intel Corporation。2004 年 3 月。2015年 8 月 12 日にオリジナルからアーカイブ(PDF) 。2013年 12 月 21 日に取得。
↑ Jan M. Rabaey、Massoud Pedram 編著。「低消費電力設計手法」。2012年。133ページ。
↑ De Vogeleer, Karel; Memmi, Gerard; Jouvelot, Pierre; Coelho, Fabien (2013-09-09). "エネルギー/周波数凸性ルール: モバイルデバイスでのモデリングと実験的検証". arXiv : 1401.4655 [ cs.OH ].
↑ Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994).高性能プロセッサのための低消費電力アーキテクチャ設計とコンパイル技術(PDF) (レポート). 高度コンピュータアーキテクチャ研究所. ACAL-TR-94-01.
↑ Basu, K.; Choudhary, A.; Pisharath, J.; Kandemir, M. (2002). "Power protocol: Reducing power dissipation on off-chip data buses".第35回IEEE/ACM国際マイクロアーキテクチャシンポジウム、2002年。(MICRO-35). 議事録(PDF) . pp. 345–355 . CiteSeerX 10.1.1.115.9946 . doi : 10.1109/MICRO.2002.1176262 . ISBN 978-0-7695-1859-6. S2CID 18811466 .
↑ K. Moiseev、A. Kolodny、S . Wimer (2008 年 9 月)。「タイミングを考慮した電力最適信号の順序付け」。ACM Transactions on Design Automation of Electronic Systems。13 ( 4 ): 1–17。doi : 10.1145 / 1391962.1391973。S2CID 18895687。
↑ Al-Khatib, Zaid; Abdi, Samar (2015-04-13). "FPGAにおけるソフトプロセッサの動的エネルギー消費のオペランド値に基づくモデリング". Applied Reconfigurable Computing . Lecture Notes in Computer Science. Vol. 9040. Springer, Cham. pp. 65–76 . doi : 10.1007/978-3-319-16214-0_6 . ISBN 978-3-319-16213-3。
↑サッター、ハーブ (2005)。「無料の昼食は終わった：ソフトウェアにおける並行処理への根本的な転換」。ドクター・ドッブズ・ジャーナル。30 ( 3 )。
↑ Johnson, R. Colin (2011-08-18). "IBMが認知型コンピュータチップをデモ" . EE Times . 2011-10-01に閲覧。
↑ 「インテル®プロセッサーの温度に関するよくある質問」

さらに読む

Weik, Martin H. (1955).国内電子デジタル計算システムの調査（技術報告書）。弾道研究所。hdl : 2027 /wu.89037555299 . 971。2006年1月9日に米国商務省技術サービス局経由でオリジナルからアーカイブされました。
http://developer.intel.com/design/itanium2/documentation.htm#datasheets
http://www.intel.com/pressroom/kits/quickreffam.htm
http://www.intel.com/design/mobile/datashts/24297301.pdf
http://www.intel.com/design/intarch/prodbref/27331106.pdf
http://www.via.com.tw/en/products/processors/c7-d/
https://web.archive.org/web/20090216190358/http://mbsg.intel.com/mbsg/glossary.aspx
http://download.intel.com/design/Xeon/datashts/25213506.pdf
http://www.intel.com/Assets/en_US/PDF/datasheet/313079.pdf、12ページ
http://support.amd.com/us/Processor_TechDocs/43374.pdfの10ページと80ページを参照してください。

外部リンク

全ベンダーのCPUリファレンス。プロセスノード、ダイサイズ、速度、消費電力、命令セットなど。
プロセッサの電気的仕様
SizingLounge –サーバーのエネルギーコストを計算するためのオンラインツール
Intel製プロセッサの仕様については、
x86をクールに動作させる方法、2001年4月15日、ポール・デモーン著

[1] チャン、イーファン。劉雲信。荘、李。劉玄哲。趙、馮。リー、クン。マルチコアスマートフォンの正確な CPU パワーモデリング(レポート)。マイクロソフトリサーチ。 MSR-TR-2015-9。

[2] Cutress, Ian (2012-04-23). "Ivy Bridge でのアンダーボルティングとオーバークロック" . anandtech.com . 2012 年 4 月 25 日のオリジナルからアーカイブ済み。

[3] Chin, Mike (2004-06-15). "Athlon 64 for Quiet Power" . silentpcreview.com . p. 3 . 2013-12-21に閲覧.プロセッサの熱設計電力 (TDP) は、プロセッサの熱対策設計目標に使用する必要があります。TDP は、プロセッサが放散できる最大電力ではありません。

[4] Cunningham, Andrew (2013-01-14). "The technical details behind Intel's 7 Watt Ivy Bridge CPUs" . Ars Technica . 2013-01-14に取得。Intel の場合、特定のチップの TDP は、チップが使用する必要がある (または使用できる) 電力の量とはあまり関係がなく、チップが持続的な負荷を受けている間にコンピューターのファンとヒートシンクが放散できる電力の量とより関係があります。実際の電力使用量は TDP よりも高い場合も (はるかに) 低い場合もありますが、この数値は製品の冷却ソリューションを設計するエンジニアにガイダンスを与えることを目的としています。

[5] 「Intel Pentium M プロセッサー向け拡張 Intel SpeedStep テクノロジー (ホワイトペーパー)」(PDF)。Intel Corporation。2004 年 3 月。2015年 8 月 12 日にオリジナルからアーカイブ(PDF) 。2013年 12 月 21 日に取得。

[6] Jan M. Rabaey、Massoud Pedram 編著。「低消費電力設計手法」。2012年。133ページ。

[7] De Vogeleer, Karel; Memmi, Gerard; Jouvelot, Pierre; Coelho, Fabien (2013-09-09). "エネルギー/周波数凸性ルール: モバイルデバイスでのモデリングと実験的検証". arXiv : 1401.4655 [ cs.OH ].

[8] Su, Ching-Long; Tsui, Chi-Ying; Despain, Alvin M. (1994).高性能プロセッサのための低消費電力アーキテクチャ設計とコンパイル技術(PDF) (レポート). 高度コンピュータアーキテクチャ研究所. ACAL-TR-94-01.

[9] Basu, K.; Choudhary, A.; Pisharath, J.; Kandemir, M. (2002). "Power protocol: Reducing power dissipation on off-chip data buses".第35回IEEE/ACM国際マイクロアーキテクチャシンポジウム、2002年。(MICRO-35). 議事録(PDF) . pp. 345–355 . CiteSeerX 10.1.1.115.9946 . doi : 10.1109/MICRO.2002.1176262 . ISBN 978-0-7695-1859-6. S2CID 18811466 .

[ActivityFactor-10] K. Moiseev、A. Kolodny、S . Wimer (2008 年 9 月)。「タイミングを考慮した電力最適信号の順序付け」。ACM Transactions on Design Automation of Electronic Systems。13 ( 4 ): 1–17。doi : 10.1145 / 1391962.1391973。S2CID 18895687。

[11] Al-Khatib, Zaid; Abdi, Samar (2015-04-13). "FPGAにおけるソフトプロセッサの動的エネルギー消費のオペランド値に基づくモデリング". Applied Reconfigurable Computing . Lecture Notes in Computer Science. Vol. 9040. Springer, Cham. pp. 65–76 . doi : 10.1007/978-3-319-16214-0_6 . ISBN 978-3-319-16213-3。

[12] サッター、ハーブ (2005)。「無料の昼食は終わった：ソフトウェアにおける並行処理への根本的な転換」。ドクター・ドッブズ・ジャーナル。30 ( 3 )。

[13] Johnson, R. Colin (2011-08-18). "IBMが認知型コンピュータチップをデモ" . EE Times . 2011-10-01に閲覧。

[14] 「インテル®プロセッサーの温度に関するよくある質問」

[

[ 2 ]

[

[

[ 5 ]

[ 6 ]

[ 7 ]

、

係数

[

[ 11 ]

[ 12 ]

[ 13 ]

[ 14 ]

プロセッサの消費電力

電源管理

情報源

削減

クロック周波数とマルチコアチップ設計

プロセッサの過熱

関連項目

参考文献

さらに読む

外部リンク

関連するトピック

コンピュータのプロセッサが

電気エネルギーを

電子回路

抵抗