22nmプロセス

「22 nm」ノードは、 CMOS MOSFET半導体デバイスの製造において、32 nmに続くプロセスステップである。このプロセスを使用したメモリセルの典型的なハーフピッチ（つまり、アレイ内の同一のフィーチャ間の距離の半分）は約22  nmである。^[要出典]これは、2008年に半導体企業によってRAMでの使用が初めて実証された。 2010年に東芝は24 nmフラッシュメモリチップの出荷を開始し、サムスン電子は20 nmフラッシュメモリチップの量産を開始した。22 nmプロセスを使用した最初の消費者向けCPUの配信は、2012年4月にIntel Ivy Bridgeプロセッサで開始された。

少なくとも1997年以降、「プロセスノード」は純粋にマーケティング上の名称であり、集積回路上の寸法とは関係がありません。^[1]「22nm」デバイスのゲート長、金属ピッチ、ゲートピッチはいずれも22ナノメートルではありません。^{[2] [3] [4] [5]}

ITRS 2006 フロントエンドプロセスアップデートでは、等価物理酸化膜の厚さは 0.5 nm (シリコン原子の直径の約 2 倍)を下回ることはないと示されています。これは、22 nm ノードでの予想値です。これは、この領域での CMOS スケーリングがこの時点で壁に達し、ムーアの法則を乱す可能性があることを示しています。

20 ナノメートルノードは、22 ナノメートル プロセスに基づく 中間のハーフ ノードダイ シュリンクです。

TSMCは 2014年に20nmノードの量産を開始しました。^[6] 22nmプロセスは2014年に 商用14nm FinFETテクノロジーに置き換えられました。

2008年8月18日、AMD、フリースケール、IBM、STマイクロエレクトロニクス、東芝、ナノスケール科学工学部（CNSE）は、 300 mmウェハ上に従来の6トランジスタ設計に基づいて構築された22 nm SRAMセルを共同で開発し、製造したと発表しました。このメモリセルのサイズはわずか0.1 μm ²でした。^{[7]このセルは}液浸リソグラフィーを使用して印刷されました。^[8]

22 nm ノードは、ゲート長が必ずしもテクノロジー ノード指定よりも短くならない初めてのノードである可能性があります。たとえば、22 nm ノードではゲート長は 25 nm が一般的です。

2009年9月22日、インテル開発者フォーラム2009秋で、インテルは22nmウェハーを披露し、22nmテクノロジーのチップが2011年後半に利用可能になると発表しました。^{[9] SRAMセルサイズは0.092μm2}と言われており、これは現在までに報告された中で最小です。

2010 年 1 月 3 日、Intel とMicron Technology は、25 nm NANDデバイスファミリの最初の製品を発表しました。

2011年5月2日、インテルは3Dトライゲートと呼ばれるFinFET技術を採用した、コードネームIvy Bridgeという初の22nmマイクロプロセッサを発表しました。^[10]

IBMのPOWER8プロセッサは22nm SOIプロセスで製造されている。^[11]

• 東芝は2010年8月31日に24nmフラッシュメモリNANDデバイスの出荷を発表した。 ^[12]
• 2010年、サムスン電子は20nmプロセスを使用した64GビットNANDフラッシュメモリチップの量産を開始しました。 ^[13] 
• また、2010年には、Hynixは 20nmプロセスを使用した64GビットNANDフラッシュメモリチップを発表しました。 ^[14]
• 2012年4月23日、シリーズ7チップセット向けのIntelのIvy Bridge 22nmテクノロジーをベースにしたIntel Core i7およびIntel Core i5プロセッサーが世界中で発売されました。 ^[15] 22nmプロセッサーの量産は6か月以上前に開始されており、2011年10月19日に元Intel CEOのポール・オッテリーニが確認しました。^[16]
• 2013年6月3日、インテルはシリーズ8チップセット向けに、22nmトライゲートFinFETテクノロジーを採用したインテルのHaswellマイクロアーキテクチャに基づくIntel Core i7およびIntel Core i5プロセッサーの出荷を開始しました。 ^[17]インテルの22nmプロセスは、1平方ミリメートルあたり1650万トランジスタ（MTr/mm2）のトランジスタ密度を備えています。^[18]