C3経由

VIA Cyrix III は、先進的な「Samuel 2」（C5B）コアへの切り替えに伴い、VIA C3 に名称変更されました。オンダイL2 キャッシュの追加により、パフォーマンスが若干向上しました。^{[ 2 ]} Cyrix の技術を全くベースにしていなかったため、新しい名称は論理的なステップに過ぎませんでした。消費電力の改善と製造コストの削減のため、Samuel 2 は 150 nm プロセス技術で製造されました 。

VIA C3 プロセッサは、次のダイ シュリンクで 130/150  nm 混合プロセスを採用し、引き続き消費電力の最小化に重点を置いた。「Ezra」（C5C）と「Ezra-T」（C5N）は、「Samuel 2」コアの新しい改訂版であり、「Ezra-T」のバス プロトコルに若干の変更を加えて Intel の Pentium III 「Tualatin」コアとの互換性を確保した。VIA は、数年間、x86 CPU 市場で最も低い消費電力を享受した。しかし、設計の改善がなかったため、パフォーマンスは遅れをとった。^{[ 3 ]}

特筆すべきは、市販のC3 CPUは装飾的な缶に入って出荷されたことである。^{[ 3 ]}

「ネヘミア」（C5XL）は、コアの大幅な改訂版でした。当時、VIAのマーケティング活動は、実施された変更を十分に反映していませんでした。同社は、ハーフスピードFPUを含む、旧コアの多くの設計上の欠点に対処しました。パイプラインステージ数は12から16に増加し、クロック速度の継続的な向上を可能にしました。さらに、cmov命令を実装し、686クラスのプロセッサになりました。LinuxカーネルはこのコアをC3-2と呼んでいます。また、3DNow!命令を削除し、SSEを実装しました。しかし、依然として旧式のSocket 370をベースとしており、シングルデータレートのフロントサイドバスはわずか133MHzで動作していました 。

組み込みシステム市場では低消費電力、低コストのCPU設計が好まれるため、VIAはC3がこれらの特性に非常によく合致していたことから、このセグメントをより積極的にターゲットにするようになった。Centaur Technologyは、組み込み市場にとって魅力的な機能の追加に注力した。最初の「Nehemiah」（C5XL）コアに組み込まれた例として、2つのハードウェア乱数発生器が挙げられる。（これらの発生器は、VIAのマーケティング資料では「量子ベース」であると誤って記載されている。発生器の詳細な分析により、乱数の発生源は量子ではなく熱であることが明らかになる。^{[ 4 ]}）

「Nehemiah+」（C5P）（ステッピング8）改訂版では、高性能AES暗号化エンジンや、米国の1セント硬貨ほどの大きさの非常に小型のボールグリッドアレイチップパッケージなど、いくつかの改良が加えられました。当時、VIAはFSBを200MHzに引き上げ、それをサポートするCN400などの新しいチップセットも導入しました。新しい200MHz FSBチップは、既存のSocket 370マザーボードと互換性がないため、BGAパッケージでのみ入手可能です。

このアーキテクチャが市場に出回った当時は、「VIA C5」と呼ばれることが多かった。

• 多くのベンチマークにおいてメモリ性能がボトルネックとなるため、VIAプロセッサは、大容量のプライマリキャッシュ、大容量のTLB、積極的なプリフェッチなど、様々な機能強化を実現しています。これらの機能はVIA独自のものではありませんが、メモリアクセス最適化に関しては、ダイスペースを節約するために機能を削ることなく、VIAは積極的に取り組んでいます。
• 一般的に、クロック周波数は1サイクルあたりの命令数を増やすよりも優先されます。命令の順不同実行などの複雑な機能は、クロック周波数の向上を阻害し、多くの余分なダイ面積と電力を必要とする上、一般的なアプリケーションシナリオにおけるパフォーマンスへの影響が小さいため、意図的に実装されていません。
• このパイプラインは、x86命令の中でも頻繁に使用されるレジスタ・メモリ形式およびメモリ・レジスタ形式の命令を1クロックで実行できるように構成されています。また、頻繁に使用されるいくつかの命令は、他のx86プロセッサよりも少ないパイプラインクロックで動作します。
• 使用頻度の低いx86命令はマイクロコードで実装され、エミュレートされます。これにより、ダイスペースの節約と消費電力の削減が実現します。実際のアプリケーションシナリオの大部分への影響は最小限に抑えられます。
• これらの設計ガイドラインは、RISCの提唱者たちが提唱した、より最適化された少数の命令セットがCPU全体のパフォーマンス向上につながるという考え方に基づいています。しかし、C3の設計は、ソースとデスティネーションの両方でメモリオペランドを多用するため、RISCとはみなされません。

VIAの組み込みプラットフォーム製品は、他の産業用途の中でも、日産の2006年型自動車シリーズであるラフェスタ、ムラーノ、プレサージュに採用されたと報じられている。^{[ 5 ]}

IDT Centaurの買収に基づき、^{[ 6 ]} VIAはIntelが使用するプロセッサ技術の主要な側面をカバーする少なくとも3つの特許を取得したようです。これらの特許がもたらす交渉力に基づき、VIAは2003年にIntelと10年間の特許相互ライセンス契約を締結し、VIAはx86互換CPUの設計と製造を継続することができました。VIAはまた、Intelのソケットインフラストラクチャを引き続き使用できる3年間の猶予期間も与えられました。