SGIチャレンジ

Challengeは、コード名Eveready (デスクサイド モデル) およびTerminator (ラックマウント モデル) と呼ばれ、1990 年代前半から中頃にSilicon Graphicsによって開発および製造されたサーバー コンピューターおよびスーパーコンピューターのファミリーであり、以前の Power Series システム ( IBM Power Systemsと混同しないでください) の後継です。Challenge の後継は、1996 年にNUMAlinkベースのOrigin 200およびOrigin 2000になりました。

Challenge には 3 つの特徴的なモデルがあります。最初のモデルは単に「Challenge」と呼ばれ、64 ビットのR4400 を使用しました。R8000の導入により、Challenge はより多くのプロセッサとメモリをサポートするようにアップグレードされ、この新しいプロセッサもサポートされるようになりました。このようなシステムは「POWER Challenge」と呼ばれています。Challenge アーキテクチャの耐用年数の最後の数年間に、このラインはR10000マイクロプロセッサをサポートするようにアップグレードされました。R10000 を使用する古い Challenge システムは「Challenge 10000」と呼ばれ、R10000 を使用する新しい POWER Challenge システムは「POWER Challenge 10000」と呼ばれていました。

「GR」（「Graphics Ready」の略）という接尾辞が付いたモデルは、RealityEngineおよびInfiniteRealityグラフィックス サブシステムをサポートできます。標準モデルは、グラフィックスをサポートしないサーバーまたはスーパーコンピューターでした。

POWER Challenge は 1993 年 1 月 28 日に発表され^{[1] 、} Cray Researchなどのスーパーコンピュータ企業に対抗することを目的としていました。^[1]発表当時、Silicon Graphics は、POWER Challenge は単一のマイクロプロセッサを搭載したCray のCray Y-MPと同等の性能を発揮すると主張していました。 ^[1]この新しいモデルは 1994 年半ばに導入され、MIPS R8000マイクロプロセッサ チップ セットを使用していました。このチップ セットは、R8000 マイクロプロセッサと R8010浮動小数点ユニットで構成され、ストリーミング キャッシュとそれに関連するコントローラが付属していました。POWER Challenge の性能の多くは、スーパーコンピューティングの性能を実現することを目的としており、浮動小数点科学アプリケーション向けに設計されたマイクロプロセッサである R8000 に依存していました。^{[2]その結果、R8000 には、}融合乗算加算命令や大容量キャッシュなどの機能が搭載されました。 ^[2]

1995 年、Silicon Graphics は POWER Challenge を 90 MHz のクロック速度の R8000 マイクロプロセッサでアップグレードし、システムを最大 6.48 GFLOPS まで拡張できるようにしました。これは、75 MHz のクロック速度の以前の R8000 マイクロプロセッサよりも 1 GFLOPS の向上です。

POWER Challenge 10000 は、 R10000マイクロプロセッサを使用した POWER Challenge ベースのシステムを指します。これらのモデルは 1996 年 1 月に導入され、R4400 ベースの Challenge および R8000 ベースの POWER Challenge の後継となりましたが、これらのシステムはしばらくの間 POWER Challenge 10000 と共存していました。新しい R10000 をサポートするために、新しい CPU ボード「IP25」が導入されました。新しい CPU ボードは、以前の IP19 CPU ボードと同様に、1、2、または 4 つのプロセッサとそれに関連するセカンダリ キャッシュをサポートします。

CHALLENGEarray と POWER CHALLENGEarray は、それぞれ Challenge サーバーまたは POWER Challenge サーバーのクラスターです。CHALLENGEarray は 2 ～ 288 個のR10000プロセッサーをサポートし、POWER CHALLENGEarray は 2 ～ 144 個の R8000 プロセッサーと最大 128 GB のメモリをサポートします。POWER CHALLENGEarray は 1994 年 11 月 15 日に発表されました。

「Challenge」ブランドを使用した Silicon Graphics の他のシステムには、Challenge MとChallenge Sがあります。これらのシステムは、ワークステーションとして役立つグラフィック ハードウェアが構成されていない Silicon Graphics Indigo2およびIndy ワークステーションを再パッケージ化したものです。これらのシステムは名前だけが Challenge であり、マルチプロセッシング Challenge とはアーキテクチャ上の類似点がありませんが、ケースは正規の Challenge と同じ青色です。これらのシステムを Challenge サーバー ファミリの一部として販売し、エントリー レベルのサーバーとして位置付けるために、このようなブランド名が付けられました。

デスクサイドエンクロージャは主に黒で、右側に縦の青い帯があります。ラックマウントエンクロージャは黒ですが、前面は青で、システムコントローラディスプレイが取り付けられている中央に横の黒い帯があります。デスクサイドシステムの幅は54cm（21インチ）、高さは65cm（26インチ）、奥行きは74cm（29インチ）、重量は最小89kg（195ポンド）です。^[3]ラックマウントシステムの幅は69cm（27インチ）、高さは159cm（62.3インチ）、奥行きは122cm（48インチ）、重量は最大544kg（1200ポンド）です。^[4]

ラックマウント システムには 1,900 ワットの電源が搭載されています。

Challenge は、共有メモリ マルチプロセッサコンピュータです。このシステムはノードをベースとしており、 Ebus スロットと POWERpath-2「Ebus」バスを含むミッドプレーンに差し込むボードとして実装されています。POWERpath-2 バスは、ノードが他のノードと通信するために使用するシステム バスです。POWERpath-2 バスは、データ用の 256 ビット パスと、47.6 MHz (21 ナノ秒サイクル) でクロックされるアドレス指定用の 40 ビット パスで構成され、1.2 GB/秒の持続帯域幅を提供します。

DM および L モデルのミッドプレーンには、3 つの CPU、1 つのメモリ、または 2 つの POWERchannel-2 インターフェイス ボードの組み合わせをサポートできる 5 つの Ebus スロットが含まれています。ミッドプレーンには、5 つのVME拡張スロットも含まれています。

XL モデルのミッドプレーンには、9 つ​​の CPU、8 つのメモリ、または 5 つの POWERchannel-2 インターフェイス ボードの組み合わせをサポートできる 15 個の Ebus スロットが含まれています。ミッドプレーンには、6 つの VME 拡張スロットと 3 つの電源ボード スロットも含まれています。

このチャレンジでは、POWERpath-2 ボード セット (コード名「Everest」) が使用されます。このボード セットを構成するボードは、IP19、IP21、IP25 CPU ボード、MC3 メモリ ボード、および IO4 POWERchannel-2 インターフェイス ボードです。

CPU ボードにはマイクロプロセッサが搭載されています。CPU ボードには、IP19、IP21、IP25 の 3 つのモデルがあります。IP19 は、2 個または 4 個の R4400 マイクロプロセッサで構成できます。また、5 個の CPU インターフェイス ASIC も搭載されており、そのうち 4 個はデータ パスの実装用、1 個はアドレス パスの実装用です。これらの ASIC には、それぞれ平均 80,000 ゲートが搭載されています。^[5] IP21 は R8000 マイクロプロセッサをサポートしており、1 個または 2 個のマイクロプロセッサで構成できます。IP25 は、1 個、2 個、または 4 個の R10000 マイクロプロセッサをサポートします。

メモリは、32 個のシングル インライン メモリ モジュール(SIMM) スロットと 2 つのリーフ コントローラを含む MC3 メモリ ボードによって提供されます。16 MB (「高密度」SIMM と呼ばれる) および 64 MB (「超高密度」SIMM と呼ばれる) の容量を持つ高速ページ モード(FPM)エラー訂正コード(ECC) SIMM がサポートされており、ボードは 64 MB から 2 GB のメモリを提供できます。SIMM は 4 個ずつグループでインストールされます。

メモリは 8 つのバンクに分かれており、4 つのバンクが 1 つのリーフを形成します。システムに 2 つ以上のリーフがある場合は、メモリをインターリーブできます。メモリ バスは 576 ビット幅で、データ用に 512 ビット パス、ECC 用に 64 ビット パスがあります。メモリは 2 つのリーフ コントローラによって制御されます。各リーフ コントローラは 4 つのメモリ バンクとメモリ トランザクションの半分を管理します。したがって、256 ビットのメモリ バスと 128 ビットの POWERpath-2 バスに接続されます。^[6]

メモリトランザクションは128バイト幅で、使用されているMIPSマイクロプロセッサのキャッシュラインと同じ幅です。メモリの読み取りはメモリクロックの2サイクルで完了し、リーフコントローラによってバッファリングされてから、POWERpath-2バスクロックの4サイクルでPOWERpath-2バスを介して送信されます。^[6]

SIMMはECCによって保護されており、ECCの実装によりシングルビットエラーを訂正し、ダブルビットエラーを検出できます。SIMMにはセルフテスト回路も組み込まれており、電源投入時またはリセット時にSIMMをテストし、障害が検出されるとファームウェアに警告を発し、障害のあるSIMMを含むメモリバンクを無効にします。^[6]