低ドロップアウトレギュレータ

低ドロップアウトレギュレータ（LDOレギュレータ）は、供給電圧が出力電圧に非常に近い場合でも動作できるDCリニア電圧レギュレータ回路の一種です。 ^[1] LDOレギュレータが他のDC-DC電圧レギュレータよりも優れている点は、スイッチングノイズがない（スイッチングレギュレータとは対照的）、デバイスサイズが小さい（大きなインダクタやトランスが不要なため）、設計が簡単（通常はリファレンス、アンプ、パスエレメントで構成）などです。欠点は、リニアDCレギュレータは動作するために熱を放散する必要があることです。 ^[2]

調整可能な低ドロップアウトレギュレータは、1977年4月12日に「固定ICレギュレータからの脱却」と題されたElectronic Design誌の記事で初めて紹介されました。この記事は、当時ナショナルセミコンダクターに勤務していたIC設計者のロバート・ドブキン氏によって執筆されました。このため、ナショナルセミコンダクターは「 LDO発明者」の称号を主張しています。 ^[3]ドブキン氏はその後、1981年にナショナルセミコンダクターを退社し、リニアテクノロジーを設立して最高技術責任者を務めました。^[4]

主なコンポーネントは、パワーFETと差動アンプ(エラー アンプ) です。差動アンプの 1 つの入力は、R1 と R2 の抵抗比によって決まる出力の割合を監視します。差動アンプの 2 番目の入力は、安定した電圧リファレンス (バンドギャップ リファレンス)です。出力電圧がリファレンス電圧に対して高くなりすぎると、パワー FET への駆動が変化して、一定の出力電圧が維持されます。

低ドロップアウト（LDO）レギュレータは、すべてのリニア電圧レギュレータと同様に動作します。LDOレギュレータと非LDOレギュレータの主な違いは、回路図のトポロジです。エミッタフォロワトポロジの代わりに、低ドロップアウトレギュレータはオープンコレクタまたはオープンドレイントポロジで構成されており、レギュレータに供給される電圧でトランジスタを簡単に飽和させることができます。これにより、非調整電圧から調整電圧までの電圧降下は、トランジスタの飽和電圧と同じくらい（制限されて）低くなります。^{[2] ：付録A}

右図の回路の場合、出力電圧は次のように表されます。

${\displaystyle V_{\text{OUT}}=\left(1+{\frac {R_{1}}{R_{2}}}\right)V_{\text{REF}}}$

バイポーラトランジスタを使用する場合、電界効果トランジスタやJFETとは異なり、それを制御するためにかなりの電力が追加で失われる可能性がありますが、非LDOレギュレータはその電力を電圧降下自体から得ます。非常に低い入出力差での高電圧の場合、制御回路で大きな電力損失が発生します。^[5]

電力制御要素はインバータであるため、それを制御するには別の反転増幅器が必要となり、単純なリニアレギュレータに比べて回路図の複雑さが増します。^[要出典]

消費電力を削減するには パワーFETが望ましいですが、FET が完全に閉じるには通常 5 ～ 10 V が必要なので、レギュレータを低入力電圧で使用する場合は問題が発生します。パワー FET はコストも増加させる可能性があります。

一般的なLDOの パスエレメントと内部回路（）で消費される電力は次のように計算されます。${\displaystyle P_{\text{損失}}}$

${\displaystyle P_{\text{LOSS}}=\left(V_{\text{IN}}-V_{\text{OUT}}\right)I_{\text{OUT}}+V_{\text{IN}}I_{\text{Q}}}$

ここで、LDO の内部回路に必要な静止電流です。 ${\displaystyle I_{\text{Q}}}$

したがって、効率は次のように計算できます。

${\displaystyle \eta ={\frac {P_{\text{IN}}-P_{\text{LOSS}}}{P_{\text{IN}}}}}$   どこ   ${\displaystyle P_{\text{IN}}=V_{\text{IN}}I_{\text{IN}}}$

ただし、LDO がフル動作しているとき (つまり、負荷に電流を供給しているとき) は、一般的に次のようになります。これにより、次の式に 簡略化できます。${\displaystyle I_{\text{OUT}}\gg I_{\text{Q}}}$${\displaystyle P_{\text{損失}}}$

${\displaystyle P_{\text{LOSS}}=\left(V_{\text{IN}}-V_{\text{OUT}}\right)I_{\text{OUT}}}$

これにより、効率方程式はさらに次のように簡略化されます。

${\displaystyle \eta ={\frac {V_{\text{OUT}}}{V_{\text{IN}}}}}}$

低ドロップアウト リニア レギュレータを使用する場合は、熱に関する考慮事項を念頭に置くことが重要です。電流が大きい場合や、入力電圧と出力電圧の差が大きい場合は、消費電力が大きくなる可能性があります。また、差が広がると効率が低下します。パッケージによっては、過度の消費電力によって LDO が損傷したり、サーマル シャットダウン状態になったりする可能性があります。

リニア レギュレータのその他の重要な特性の 1 つに、静止電流(グラウンド電流または供給電流とも呼ばれる) があります。静止電流は、LDO の入力電流と出力電流の差 (小さいながらも) の原因となり、次のようになります。

${\displaystyle I_{\text{Q}}=I_{\text{IN}}-I_{\text{OUT}}}$

静止電流は、LDOが内部回路を適切に動作させるために消費する電流です。直列パス素子、トポロジ、周囲温度が静止電流の主な要因です。^[6]

多くのアプリケーションでは、LDO が常にフル稼働している (つまり、負荷に電流を供給している) 必要はありません。このアイドル状態では、負荷が発生した場合に備えて内部回路を準備しておくために、LDO は少量の静止電流を消費します。負荷に電流が供給されていない場合は、次のようになります。 ${\displaystyle P_{\text{損失}}}$

${\displaystyle P_{\text{LOSS}}=V_{\text{IN}}I_{Q}}$

LDOは電圧を調整するだけでなく、フィルタとしても使用できます。これは、システムがスイッチング周波数で発生する出力電圧のリップルを導入するスイッチャーを使用している場合に特に便利です。このリップルを放置すると、スイッチャーによって電力が供給される発振器[ ^7]、^[8]、RFシステム^[9]のパフォーマンスに悪影響を与える可能性があります。ただし、スイッチャーだけでなく、すべての電源には、設計に望ましくないAC要素が含まれている可能性があります。

LDO をフィルタとして使用する場合に考慮すべき 2 つの仕様は、電源電圧除去比 (PSRR) と出力ノイズです。

LDO は、ドロップアウト電圧、静止電流、負荷レギュレーション、ライン レギュレーション、最大電流 (パス トランジスタのサイズによって決定)、速度 (負荷が変化したときにどれだけ速く応答できるか)、負荷電流の突然の過渡現象による出力の電圧変動、出力コンデンサ、およびその等価直列抵抗によって特徴付けられます。^{[10]速度は、出力電流が 0 mA 負荷電流 (無負荷) から最大負荷電流まで変化するときの}立ち上がり時間によって示されます。これは基本的にエラー アンプの帯域幅によって決定されます。また、LDO には、あらゆる状況で静かで安定した出力を提供することが期待されています (考えられる摂動の例としては、入力電圧または出力電流の突然の変化が挙げられます)。安定性解析では、このような動作を実現するためのパフォーマンス メトリックをいくつか導入し、極とゼロを適切に配置します。ほとんどの場合、低周波数で発生する支配的な極があり、他の極とゼロは高周波数で押し出されます。

PSRR は、LDO が入力で発生するリップルを除去する能力を指します。^[11] 調整機能の一部として、エラー アンプとバンドギャップは、比較対象の内部リファレンスから逸脱する入力電圧のスパイクを減衰させます。^[12] 理想的な LDO では、出力電圧は DC 周波数のみで構成されます。ただし、エラー アンプは、高周波数での小さなスパイクを増幅する能力が限られています。PSRR は次のように表されます。^[11]

${\displaystyle {\text{PSRR}}={\frac {\Delta V_{\text{IN}}^{2}}{\Delta V_{\text{OUT}}^{2}}}=10\log \left({\frac {\Delta V_{\text{IN}}^{2}}{\Delta V_{\text{OUT}}^{2}}}\right)\,{\text{dB}}}$

たとえば、1 MHz で 55 dB の PSRR を持つ LDO は、この周波数で 1 mV の入力リップルを出力でわずか 1.78 μV に減衰します。PSRR が 6 dB 増加すると、減衰はほぼ 2 倍に増加します。

ほとんどの LDO は、低周波数 (10 Hz ～ 1 kHz) で比較的高い PSRR を備えています。ただし、パフォーマンス LDO は、広い周波数スペクトル (10 Hz ～ 5 MHz) にわたって高い PSRR を備えている点が異なります。広い帯域にわたって高い PSRR を備えているため、LDO はスイッチャーから発生するような高周波ノイズを排除できます。他の仕様と同様に、PSRR は周波数、温度、電流、出力電圧、電圧差によって変動します。

フィルタ設計では、LDO自体のノイズも考慮する必要があります。他の電子デバイスと同様に、LDOは熱ノイズ、バイポーラショットノイズ、フリッカーノイズの影響を受けます。^[9]これらの現象はそれぞれ出力電圧にノイズをもたらし、主に周波数スペクトルの下限に集中します。AC周波数を適切にフィルタリングするには、LDOは入力でリップルを除去しながら、出力で最小限のノイズしか発生させないようにする必要があります。ノイズの多いLDOが出力でそのノイズを再び追加するだけであれば、入力電圧からリップルを減衰させる努力は無駄になる可能性があります。

負荷レギュレーションは、さまざまな負荷条件下で指定された出力電圧を維持する回路の能力の尺度です。負荷レギュレーションは次のように定義されます。

${\displaystyle {\text{負荷レギュレーション}}={\Delta V_{\text{OUT}} \over \Delta I_{\text{OUT}}}}$

出力電圧変動の最悪のケースは、負荷電流がゼロから最大定格値に遷移するとき、またはその逆のときに発生します。^[6]

ライン レギュレーションは、入力電圧が変化しても指定された出力電圧を維持する回路の能力の尺度です。ライン レギュレーションは次のように定義されます。

${\displaystyle {\text{ラインレギュレーション}}={\Delta V_{\text{OUT}} \over \Delta V_{\text{IN}}}}$

負荷レギュレーションと同様に、ラインレギュレーションは定常パラメータであり、すべての周波数成分は無視されます。DCオープンループ電流ゲインを増やすと、ラインレギュレーションが向上します。^[6]

過渡応答は、負荷電流のステップ変化に対する最大許容出力電圧変動です。過渡応答は、出力コンデンサ値 ( )、出力コンデンサの等価直列抵抗 (ESR)、負荷過渡応答を改善するために通常出力コンデンサに追加されるバイパス コンデンサ ( )、および最大負荷電流 ( ) の関数です。最大過渡電圧変動は次のように定義されます。 ${\textstyle C_{\text{OUT}}}$${\textstyle C_{\text{BYP}}}$${\textstyle I_{\text{OUT,MAX}}}$

${\displaystyle \Delta V_{\text{TR,MAX}}={\frac {I_{\text{OUT,MAX}}}{C_{\text{OUT}}+C_{\text{BYP}}}}\Delta t_{1}+{\Delta V_{\text{ESR}}}}$^[6]

ここで、はLDOレギュレータの閉ループ帯域幅に対応します。は出力コンデンサのESR（）の存在によって生じる電圧変動です。この値がどの程度低くなければならないかはアプリケーションによって決まります。 ${\textstyle \デルタt_{1}}$${\textstyle \Delta V_{\text{ESR}}}$${\textstyle R_{\text{ESR}}}$

LDOの競合製品であるIVR（統合電圧レギュレータ）は、LDOレギュレータが抱える効率と性能に関する多くの問題に対する解決策を提供しているようです。IVRはスイッチング電圧レギュレータと必要な制御回路をすべて1つのデバイスに統合し、サイズを10分の1に縮小し、エネルギーを10～50％節約します。^[13]

• リニアレギュレータ
• 低電圧検出（LDOレギュレータと混同されることがある）
• 電圧レギュレータ
• スイッチング電源
• 線形集積回路の一覧
• LM7805

• 低ドロップアウト レギュレータを理解する - 基礎
• LDO レギュレータの理解 - TI
• LDO のノイズと PSRR を理解する - All About Circuits
• LDO のノイズを理解する - TI
• TI LDO アプリケーション ノートの索引 - TI