集積回路レイアウト

集積回路設計において、集積回路( IC )レイアウト( IC マスク レイアウトまたはマスク設計とも呼ばれる) は、集積回路のコンポーネントを構成する金属、酸化物、または半導体層のパターンに対応する平面の幾何学的形状で集積回路を表現することです。 もともと、このプロセス全体はテープアウトと呼ばれていました。これは、初期の IC では写真イメージングにマイラーメディア上のグラフィカルな黒いクレープ テープを使用していたためです(磁気データを参照するものと誤って信じられていました^{[誰が? ]} 。写真プロセスは磁気メディアよりかなり前から存在していました^[要出典] )。

標準的なプロセス（多くの化学的、熱的、および写真的変数の相互作用が既知であり、慎重に制御されている）を使用する場合、最終的な集積回路の動作は、幾何学的形状の位置と相互接続に大きく依存します。レイアウト エンジニア（またはレイアウト技術者）は、コンピュータ支援レイアウト ツールを使用して、チップを構成するすべてのコンポーネントを、通常はパフォーマンス、サイズ、密度、および製造可能性などの特定の基準を満たすように配置および接続します。この作業は、多くの場合、アナログとデジタルという 2 つの主要なレイアウト分野に細分化されます。

生成されたレイアウトは、物理検証と呼ばれる一連のチェックに合格する必要があります。この検証プロセスで最も一般的なチェックは^{[1] [2]です。}

• 設計ルールチェック（DRC）、
• レイアウトと回路図（LVS）
• 寄生虫の抽出、
• アンテナルールチェック、および
• 電気ルールチェック（ERC）。

すべての検証が完了すると、レイアウト後処理^[3]が適用され、データは業界標準の形式（通常はGDSII）に変換され、半導体ファウンドリに送信されます。レイアウトプロセスのマイルストーンであるこのデータをファウンドリに送信することは、現在では俗に「テープアウト」と呼ばれています。ファウンドリはデータをマスクデータ^{[3]に変換し、それを使用して}半導体デバイス製造のフォトリソグラフィプロセスで使用されるフォトマスクを生成します。

IC 設計の初期の、より単純な時代には、レイアウトは不透明なテープとフィルムを使用して手作業で行われていました。これは、プリント回路基板(PCB) 設計の初期の時代、つまりテープアウトから派生した進化です。

現代の IC レイアウトは、 IC レイアウト エディタソフトウェアの助けを借りて行われます。ほとんどの場合、配置配線ツールや回路図駆動型レイアウトツールなどのEDA ツールを使用して自動的に行われます。通常、これには標準セルのライブラリが含まれます。

幾何学的形状を選択して配置する手動操作は、非公式には「ポリゴンプッシュ」と呼ばれています。^{[4] [5] [6] [7] [8]}

• 相互接続（集積回路）
• 物理設計（エレクトロニクス）
• プリント基板
• 集積回路設計
• フロアプラン（マイクロエレクトロニクス）

• Clein, D. (2000). CMOS IC レイアウト. Newnes. ISBN 0-7506-7194-7 
• ヘイスティングス、A. (2005)。アナログレイアウトの芸術。プレンティスホール。ISBN 0-13-146410-8 
• Lienig, J., Scheible, J. (2020). 電子回路レイアウト設計の基礎. Springer. doi :10.1007/978-3-030-39284-0. ISBN 978-3-030-39284-0. S2CID  215840278。{{cite book}}: CS1 maint: multiple names: authors list (link)
• Saint, Ch. and J. (2002). ICレイアウトの基礎. McGraw-Hill. ISBN 0-07-138625-4