インテル iAPX 432

インテル iAPX 432
	インテルコーポレーションのロゴ、1968 年～ 2006 年
一般情報
発売	1981年後半
製造中止	1985年頃
共通メーカー	インテル;
パフォーマンス
最大CPU クロックレート	5MHz～8MHz

iAPX 432 ( Intel Advanced Performance Architecture ) は、1981年に発表された製造中止のコンピュータアーキテクチャです。 ^[1]^{[NB 1]}これは、Intel初の32 ビットプロセッサ設計でした。アーキテクチャのメインプロセッサである汎用データプロセッサは、当時の技術的制限により、2 つの独立した集積回路のセットとして実装されています。初期の 8086、80186、80286 ベースのシステムやマニュアルでも、マーケティング上の理由でiAPXプレフィックスが使用されていましたが、iAPX 432 と 8086 プロセッサラインは完全に別の設計であり、命令セットも完全に異なります。

このプロジェクトは 1975 年に8800 ( 8008と8080 の後継) として開始され、1980 年代の Intel の主要設計となることが意図されていました。翌年に 8080 の後継として設計された8086とは異なり、iAPX 432 は Intel の以前の設計から大きく逸脱し、異なる市場ニッチを対象としており、8080 やx86製品ラインとはまったく関係がありませんでした。

iAPX 432プロジェクトはIntelにとって商業的に失敗とみなされ、1986年に中止された。^[1]^[3]

説明

iAPX 432は「マイクロメインフレーム」と呼ばれ、完全に高級言語でプログラムできるように設計されていました。^[4]^[5]命令セットアーキテクチャも完全に新しく、iAPX 432プログラミングモデルは目に見える汎用レジスタのないスタックマシンであるため、Intelの以前の8008および8080プロセッサからの大きな逸脱でした。オブジェクト指向プログラミング、^[5]ガベージコレクションとマルチタスク、およびハードウェアとマイクロコードで直接のより従来的なメモリ管理をサポートします。さまざまなデータ構造を直接サポートすることで、通常のプロセッサよりもはるかに少ないプログラムコードを使用して最新のオペレーティングシステムを実装できるようにすることも目的としています。Intel iMAX 432は432用の廃止されたオペレーティングシステムで、 ^[6]完全にAdaで書かれており、Adaはアプリケーションプログラミングの主要言語でもありました。いくつかの側面では、高級言語コンピュータアーキテクチャと見なすことができます。

これらの特性と機能により、ハードウェアとマイクロコードの設計は、当時のほとんどのプロセッサ、特にマイクロプロセッサよりも複雑になりました。ただし、内部バスと外部バスは（ほとんどの場合）16ビットより広くはなく、当時の他の32ビットマイクロプロセッサ（68000や32016など）と同様に、32ビットの算術命令は、ランダムロジックとマイクロコードまたはその他の種類のシーケンシャルロジックを介して、16ビットALUによって実装されます。 8080よりも拡張されたiAPX 432のアドレス空間は、データのリニアアドレス指定で依然として16ビットのオフセットしか使用できないという事実によっても制限されていました。これは、同時代の80286を含むIntelの最初の8086ベースの設計に多少似ています（ 80386アーキテクチャの新しい32ビットセグメントオフセットは、1984年に詳細に公開されました）。^{[NB 2]}

当時の半導体技術では、インテルのエンジニアは設計を非常に効率的な最初の実装に変換することができなかった。未熟なAdaコンパイラの最適化の欠如と相まって、これはかなり遅くて高価なコンピュータシステムの一因となり、一般的なベンチマークは、同じクロック周波数で新しい80286チップの約 1/4 の速度で実行されました(1982 年初頭)。^[7]この、比較的目立たず低価格の8086ラインとの初期のパフォーマンスのギャップが、後者 (後にx86として知られる) を iAPX 432 に置き換えるというインテルの計画が失敗した主な理由だったと思われます。エンジニアは次世代の設計を改善する方法を見出しましたが、iAPX 432 の機能アーキテクチャは、当初意図されていた簡素化のサポートではなく、実装のオーバーヘッドと見なされるようになりました。^[7]

もともとは最大10MHzのクロック周波数用に設計されていたが、実際に販売されたデバイスは最大クロック速度4MHz、5MHz、7MHz、8MHzに指定されており、ピーク性能は8MHzで毎秒200万命令であった。^[8]^[9]

歴史

発達

インテルの 432 プロジェクトは 1976 年に開始されました。これは8 ビットのインテル 8080が完成してから 1 年後、16 ビットの8086プロジェクトが始まる 1 年前でした。432 プロジェクトは当初、既存のインテル 8008および8080マイクロプロセッサの次のステップとして8800 ^[5]と名付けられました。これは非常に大きなステップとなりました。これらの 8 ビットプロセッサの命令セットは、典型的なAlgol系コンパイル言語にはあまり適していませんでした。しかし、大きな問題はネイティブのアドレス範囲が小さいことで、8008 では 16 KB、8080 では 64 KB しかなく、何らかのバンクスイッチング、メモリセグメンテーション、または同様のメカニズム (数年後に 8086 に組み込まれました) を使用しなければ、多くの複雑なソフトウェアシステムには小さすぎました。インテルは、数個のLSIチップで、キャビネット全体を必要とする最高級の32ビットミニコンピュータやメインフレームと同等かそれ以上の機能を持つ、洗練された完全なシステムを構築することを目指しました。このシステムは、マルチプロセッサ、モジュール拡張、フォールトトレランス、高度なオペレーティングシステム、高度なプログラミング言語、非常に大規模なアプリケーション、超信頼性、超セキュリティをサポートします。そのアーキテクチャは、10年にわたってインテルの顧客のニーズに応えました。^[10]

iAPX 432 開発チームはビル・ラティンが率い、ジャスティン・ラトナー（後にインテルの CTO となる）が主任エンジニアを務めた^[11]^[12]^[13]（ただし、ある情報源^[1]ではフレッド・ポラックが主任エンジニアだったとされている）。当初、チームはサンタクララで作業していたが、1977 年 3 月にラティンと 17 人のエンジニアからなるチームはインテルの新しい拠点であるポートランドに移転した^{[12] 。ポラックは後に}スーパースケーラリティを専門とし、i686 チップIntel Pentium Proの主任設計者となった^[1]。

これらすべてを設計するには数年かかり、多くのエンジニアが必要であることがすぐに明らかになりました。同様に、チップ製造の改善によりこれらすべてを少数の高密度チップに収められるようになるまで、ムーアの法則のさらなる進歩にも数年かかりました。一方、Intel はMotorola、Zilog、National Semiconductorとの差し迫った競争に対抗するため、よりシンプルな暫定製品を緊急に必要としていました。そこで Intel は、別の設計チームを使用して、8080 からの低リスクの漸進的進化として 8086 を設計するプロジェクトを急いで開始しました。量産向けの 8086 は 1978 年に出荷されました。

8086 は、8080 との下位互換性を保つように設計されており、特別なアセンブラを使用して 8086 アーキテクチャに 8080アセンブリ言語をマッピングできる。既存の 8080 アセンブリソースコード(実行可能コードではないが) は、ある程度、新しい 8086 と上位互換性を持つようになった。対照的に、432 にはソフトウェアの互換性や移行の要件がなかった。設計者には、大規模なシステムやソフトウェアに最適と思われるあらゆる手法を使用して、まったく新しい設計をゼロから行う完全な自由があった。彼らは、大学の流行のコンピュータサイエンスの概念、特にケーパビリティマシン、オブジェクト指向プログラミング、高水準 CISC マシン、Ada、高密度にエンコードされた命令を適用した。この野心的な新しい機能の組み合わせにより、チップはより大きく複雑になった。チップの複雑さによりクロック速度が制限され、設計スケジュールが長引いた。

設計の中核であるメインプロセッサは、汎用データプロセッサ ( GDP ) と呼ばれ、2つの集積回路として構築されました。1つ (43201) は命令をフェッチしてデコードし、もう1つ (43202) は命令を実行します。ほとんどのシステムには、I/Oのチャネルコントローラとして機能する43203 インターフェイスプロセッサ ( IP )と、I/O サブシステムの処理能力を提供する従来の Intel 8086 である接続プロセッサ ( AP ) も含まれています。^[4]

^{これらは、}当時最大級の設計の一部でした。2 チップの GDP には合計約 97,000 個の ^{トランジスタが}搭載さ^{れていまし}^たが、シングルチップの IP には約 49,000 個のトランジスタが搭載されていました。比較すると、Motorola 68000 (1979 年に導入) に^は約 40,000 個のトランジスタが搭載されていました。^{[引用が必要]}

1983 年、Intel は iAPX 432 インターコネクトアーキテクチャ用の 2 つの追加集積回路、43204 バスインターフェイスユニット ( BIU ) と 43205 メモリコントロールユニット ( MCU ) をリリースしました。これらのチップにより、最大 63 ノードのほぼグルーレスなマルチプロセッサシステムが可能になりました。

プロジェクトの失敗

iAPX 432 の革新的な機能の中には、優れたパフォーマンスを阻害するものもあった。多くの場合、iAPX 432 の命令スループットは、当時のNational Semiconductor 32016、Motorola 68010、Intel 80286などの従来のマイクロプロセッサよりも大幅に低かった。問題の 1 つは、GDP の 2 チップ実装により、マザーボードの電気配線の速度に制限されることだった。より大きな問題は、機能アーキテクチャが効率的に動作するために大規模な連想キャッシュを必要とするが、チップにはそのための余裕がなかったことである。命令セットはまた、ほとんどのコンピュータ設計で使用される通常の半固定バイトまたはワード境界整列形式ではなく、ビット境界整列可変長命令を使用していた。そのため、命令のデコードは他の設計よりも複雑だった。これ自体はパフォーマンスを低下させることはなかったが、キャッシュ、より広いバス、その他のパフォーマンス重視の機能のためのスペースとトランジスタがすでに不足している設計に、追加のトランジスタ (主に大型バレルシフタ用) を使用することになった。さらに、BIU はフォールトトレラントシステムをサポートするように設計されており、その際にバス時間の最大 40% が待機状態で待機されていました。

もう 1 つの大きな問題は、未熟で調整されていないAda コンパイラでした。このコンパイラは、より高速なスカラー命令を使用する方が合理的であるにもかかわらず、高コストのオブジェクト指向命令を常に使用していました。たとえば、iAPX 432 には非常にコストの高いモジュール間プロシージャ呼び出し命令が含まれていましたが、コンパイラは、はるかに高速な分岐命令やリンク命令が存在するにもかかわらず、すべての呼び出しにこの命令を使用していました。もう 1 つの非常に遅い呼び出しは、メモリ保護を設定する enter_environment です。コンパイラは、システム内のすべての変数に対してこれを実行しました。変数が既存の環境内で使用され、チェックする必要がない場合であってもです。さらに悪いことに、プロシージャとの間で渡されるデータは、常に参照ではなく値の戻り値によって渡されました。Dhrystoneベンチマークを実行すると、パラメータの受け渡しに、他のすべての計算を合わせたよりも 10 倍の時間がかかりました。^[14]

ニューヨークタイムズによると、「i432は競合製品であるモトローラ68000よりも5～10倍遅く動作した」とのことです。^[15]

インパクトと類似のデザイン

iAPX 432は、浮動小数点演算用の新しいIEEE-754標準を実装した最初のシステムの1つでした。 ^[16]

432 の失敗の結果、マイクロプロセッサの設計者は、チップのオブジェクトサポートは複雑な設計につながり、必然的に動作が遅くなるという結論に達し、RISC設計の支持者からは 432 が反例として頻繁に引用されました。しかし、オブジェクト指向サポートは 432 の主な問題ではなく、前述の実装の欠陥 (特にコンパイラ) が CPU 設計を遅くしていたと考える人もいます。iAPX 432 以降、同様の設計を試みたものはRekursivプロセッサ 1 つしかありませんが、INMOS Transputerのプロセスサポートは同様で、非常に高速でした。^[要出典]

インテルは 432 にかなりの時間と資金とマインドシェアを費やし、熟練したチームを専任させ、市場での失敗の後も完全に放棄するつもりはなかった。新しい設計者、グレンフォードマイヤーズが招聘され、コアプロセッサのまったく新しいアーキテクチャと実装が生み出された。これはインテルとシーメンスの共同プロジェクト (後のBiiN ) で構築され、i960シリーズプロセッサが誕生した。i960 RISC サブセットは組み込みプロセッサ市場で一時人気を博したが、ハイエンドの 960MC とタグ付きメモリの 960MX は軍事用途にのみ販売された。

ニューヨークタイムズによると、インテルとHPの協力によるMercedプロセッサ（後にItaniumとして知られる）は、同社の超ハイエンド市場への復活の試みだったという。^[15]

建築

iAPX 432命令は6～321ビットの可変長です。^[17]通常、iAPX 432命令はバイト境界に揃えられておらず、奇数ビットで構成され、バイト境界に関係なく連続して配置されます。^[5]

オブジェクト指向のメモリと機能

iAPX 432は、オブジェクト指向プログラミングと機能ベースアドレッシングのためのハードウェアとマイクロコードのサポートを備えています。^[18]^[19]このシステムは、最大2 ²⁴セグメント（各セグメントは最大64KB ）のセグメントメモリを使用し、合計2 ^{40バイトの仮想アドレス空間を提供します。物理アドレス空間は2}²⁴バイト（16 MB）です。

プログラムは、アドレスによってデータや命令を参照することはできません。代わりに、セグメントとセグメント内のオフセットを指定する必要があります。セグメントは、システムオブジェクトテーブルへのインデックスと、そのセグメントへのアクセスを管理する一連の権限 (機能) を提供するアクセス記述子(AD)によって参照されます。セグメントは、アクセス記述子のみを含むことができる「アクセスセグメント」、または AD を含むことができない「データセグメント」である可能性があります。ハードウェアとマイクロコードは、データセグメントとアクセスセグメントの区別を厳格に適用し、ソフトウェアがデータをアクセス記述子として扱ったり、その逆を行ったりすることを許可しません。

システム定義オブジェクトは、単一のアクセスセグメント、またはアクセスセグメントとデータセグメントのいずれかで構成されます。システム定義セグメントには、指定されたオフセットにあるシステム定義データのデータまたはアクセス記述子が含まれますが、オペレーティングシステムまたはユーザーソフトウェアによって、これらが追加データで拡張される場合があります。各システムオブジェクトには、マイクロコードによってチェックされるタイプフィールドがあるため、キャリアオブジェクトが必要な場所ではポートオブジェクトは使用できません。ユーザープログラムは、タイプコントロールオブジェクト (TCO)を使用して、ハードウェアタイプチェックのメリットを最大限活用できる新しいオブジェクトタイプを定義できます。

iAPX 432 アーキテクチャのリリース 1 では、システム定義オブジェクトは通常、アクセスセグメントと、オプションで (オブジェクトタイプに応じて) アクセスセグメント内の固定オフセットにあるアクセス記述子によって指定されたデータセグメントで構成されていました。

アーキテクチャのリリース3では、パフォーマンスを向上させるために、アクセスセグメントとデータセグメントが最大128kBの単一セグメントに結合され、それぞれ0～64KBのアクセス部分とデータ部分に分割されました。これにより、オブジェクトテーブルの検索回数が大幅に削減され、最大仮想アドレス空間が2倍になりました。^[20]

iAPX432は14種類の定義済みシステムオブジェクトを認識します: ^[21]^{:pp.1-11–1-12}

命令オブジェクトには実行可能な命令が含まれています
ドメインオブジェクトはプログラムモジュールを表し、サブルーチンとデータへの参照を含みます。
コンテキストオブジェクトは実行中のプロセスのコンテキストを表します
型定義オブジェクトはソフトウェア定義のオブジェクト型を表す
タイプ制御オブジェクトはタイプ固有の権限を表します
オブジェクトテーブルは、システムのアクティブなオブジェクト記述子のコレクションを識別します。
ストレージリソースオブジェクトは空きストレージプールを表します
物理ストレージオブジェクトはメモリ内の空きストレージブロックを識別します。
ストレージクレームオブジェクトは、関連するすべてのストレージリソースオブジェクトによって割り当てられるストレージを制限します。
プロセスオブジェクトは実行中のプロセスを識別します
ポートオブジェクトはプロセス間通信用のポートとメッセージキューを表します。
キャリアキャリアは港との間でメッセージを運ぶ
プロセッサにはシステム内の1つのプロセッサの状態情報が含まれています
プロセッサ通信オブジェクトはプロセッサ間通信に使用されます。

ガベージコレクション

432 上で動作するソフトウェアは、不要になったオブジェクトを明示的に割り当て解除する必要はありません。代わりに、マイクロコードは、エドガーダイクストラのオンザフライ並列ガベージコレクションアルゴリズム (マークアンドスイープスタイルのコレクター) のマーキング部分の一部を実装します。^[22]システムオブジェクトテーブルのエントリには、コレクターの必要に応じて各オブジェクトを白、黒、または灰色としてマークするために使用されるビットが含まれています。iMAX 432オペレーティングシステムには、ガベージコレクターのソフトウェア部分が含まれています。^[23]

指示フォーマット

実行可能な命令は、システムの「命令オブジェクト」内に含まれています。^[21]^{: p.7-3}命令はビット境界で整列されているため、命令オブジェクトへの16ビットのビット変位により、オブジェクトには最大65,536ビット（8,192バイト）の命令を含めることができます。

命令は、クラスとオペコードから成る演算子と、0 ～ 3 個のオペランド参照から構成されます。「フィールドは、デコードに必要な順序でプロセッサに情報を提供するように構成されています」。より頻繁に使用される演算子は、より少ないビットを使用してエンコードされます。^[21]^{: p.7-6}命令は、命令の順序と呼ばれるオペランドの数と各オペランドの長さを示す 4 または 6 ビットのクラスフィールドで始まります。この後には、オペランドを記述する 0 ～ 4 ビットのフォーマットフィールドがオプションで続きます (オペランドがない場合、フォーマットは存在しません)。次に、フォーマットで記述される 0 ～ 3 個のオペランドが続きます。命令は、0 ～ 5 ビットのオペコード (ある場合) で終了します (クラスによっては、命令が 1 つしか含まれず、そのためオペコードがありません)。「フォーマットフィールドにより、GDP はプログラマーに 0、1、2、または 3 アドレスアーキテクチャとして表示されます。」フォーマットフィールドは、オペランドがデータ参照であるか、オペランドスタックの最上位要素または2番目の要素であるかを示します。^[21]^{：pp.7-3～7-5}

参照

iAPX、iAPX の名前

注記

^ インテルアドバンストプロセッサアーキテクチャ^[2]
^ 80386チップは1986年半ばまで大量生産されなかったが

参考文献

^ abcd Dvorak, John C. 「Intel iAPX432 に何が起こったのか?」2012 年7 月 19 日閲覧。
^ Intelの定義: 25年間/25の出来事(PDF)。Intel。1993年、p.14。
^ Smith, Eric. 「Intel iAPX-432 Micromainframe」。2016年2月2日時点のオリジナルよりアーカイブ。2015年12月6日閲覧。
^ ab Intel Corporation (1981). iAPX 432 アーキテクチャの概要(PDF) . pp. iii.
^ abcd Stanley Mazor (2010年1月～ 3月)。「Intelの8086」。IEEE Annals of the History of Computing。32 ( 1): 75–79。doi : 10.1109 /MAHC.2010.22。S2CID 16451604 。
^ Kahn, Kevin C.; Corwin, William M.; Dennis, T. Don; d'Hooge, Herman; Hubka, David E.; Hutchins, Linda A.; Montague, John T.; Pollack, Fred J. (1981 年 12 月)。「iMAX: オブジェクトベースコンピュータ用のマルチプロセッサオペレーティングシステム」(PDF)。ACM SIGOPS オペレーティングシステムレビュー。15 ( 5) : 127–136。doi : 10.1145 /800216.806601。S2CID 9245960。
^ ab Colwell, Robert; Gehringer, Edward (1988). 「Intel 432 におけるアーキテクチャの複雑さのパフォーマンス効果」(PDF) . ACM Transactions on Computer Systems . 6 (3): 296–339. doi :10.1145/45059.214411. S2CID 8314206.
^ Intel iAPX-432 マイクロメインフレーム
^ Maliniak, Lisa (2002 年 10 月 21 日)。「注目すべき 10 の失敗: 失敗から学ぶ」。電子設計。
^ David King、Liang Zhou、Jon Bryson、David Dickson (1999 年 4 月 15 日)。「Intel iAPX 432 - Computer Science 460 - Final Project」。
^ Mazor, Stanley (2010). 「Intel の 8086」. IEEE Annals of the History of Computing . 32:75 . doi :10.1109/MAHC.2010.22. S2CID 16451604.
^ ab Heike Mayer (2012)。第2層地域における起業家精神とイノベーション。エドワード・エルガー出版。pp. 100–101。ISBN 978-0-85793-869-5。
^ Intelの定義: 25年間/25の出来事(PDF)。Intel。1993年、p.14。
^ マーク・スモーターマン、インテル 432 の概要
^ ジョン・マルコフ、インテル内部、未来は新しいチップにかかっている、1998 年 4 月 5 日
^ Vickery, Christopher. 「IEEE-754 Reference Material」。2011年12月1日時点のオリジナルよりアーカイブ。2015年12月5日閲覧。
^ 市川忠雄、坪谷秀夫 (1992)。言語アーキテクチャとプログラミング環境。ワールドサイエンティフィック。p. 127。ISBN 978-981-02-1012-0。
^ Levy, Henry M. (1984). 「第 9 章: Intel iAPX 432」(PDF)。Capability-Based Computer Systems。Digital Press。
^ Organick, Elliott I. (1983)。「第 4 章: プログラム実行のための i432 オブジェクト構造」。プログラマーの視点から見た Intel 432 システム。ニューヨーク: McGraw-Hill。ISBN 0-07-047719-1. OCLC 9110667.
^ Glenford J Meyers (1982)。「セクション VI: Intel iAPX432 アーキテクチャの概要」。コンピュータアーキテクチャの進歩(第 2 版)。Wiley。ISBN 978-0-471-07878-4。
^ abcd Intel Corporation (1983). iAPX432 一般データプロセッサアーキテクチャリファレンスマニュアル(PDF) . 2015年11月16日閲覧。
^ Dijkstra, EW ; Lamport, L. ; Martin , AJ; Scholten, CS; Steffens, EFM (1978 年 11 月)。 「オンザフライガベージコレクション: 協力の練習」。Communications of the ACM。21 ( 11): 966–975。doi : 10.1145 /359642.359655。S2CID 8017272 。
^ 「iMAX 432リファレンスマニュアル」(PDF)。Intel 。1982 年 5 月。

外部リンク

Bitsavers.org の IAPX 432 マニュアル
コンピュータ歴史博物館
Intel iAPX432 Micromainframe には、iAPX 432 に関連するすべての Intel ドキュメントのリスト、ハードウェア部品番号のリスト、および 30 を超える論文のリストが含まれています。

[3] インテルアドバンストプロセッサアーキテクチャ^[2]

[8] 80386チップは1986年半ばまで大量生産されなかったが

[dvorak-1] Dvorak, John C. 「Intel iAPX432 に何が起こったのか?」2012 年7 月 19 日閲覧。

[2] Intelの定義: 25年間/25の出来事(PDF)。Intel。1993年、p.14。

[4] Smith, Eric. 「Intel iAPX-432 Micromainframe」。2016年2月2日時点のオリジナルよりアーカイブ。2015年12月6日閲覧。

[Intel81-5] Intel Corporation (1981). iAPX 432 アーキテクチャの概要(PDF) . pp. iii.

[i8800-6] Stanley Mazor (2010年1月～ 3月)。「Intelの8086」。IEEE Annals of the History of Computing。32 ( 1): 75–79。doi : 10.1109 /MAHC.2010.22。S2CID 16451604 。

[7] Kahn, Kevin C.; Corwin, William M.; Dennis, T. Don; d'Hooge, Herman; Hubka, David E.; Hutchins, Linda A.; Montague, John T.; Pollack, Fred J. (1981 年 12 月)。「iMAX: オブジェクトベースコンピュータ用のマルチプロセッサオペレーティングシステム」(PDF)。ACM SIGOPS オペレーティングシステムレビュー。15 ( 5) : 127–136。doi : 10.1145 /800216.806601。S2CID 9245960。

[performance-effects-9] Colwell, Robert; Gehringer, Edward (1988). 「Intel 432 におけるアーキテクチャの複雑さのパフォーマンス効果」(PDF) . ACM Transactions on Computer Systems . 6 (3): 296–339. doi :10.1145/45059.214411. S2CID 8314206.

[10] Intel iAPX-432 マイクロメインフレーム

[11] Maliniak, Lisa (2002 年 10 月 21 日)。「注目すべき 10 の失敗: 失敗から学ぶ」。電子設計。

[12] David King、Liang Zhou、Jon Bryson、David Dickson (1999 年 4 月 15 日)。「Intel iAPX 432 - Computer Science 460 - Final Project」。

[13] Mazor, Stanley (2010). 「Intel の 8086」. IEEE Annals of the History of Computing . 32:75 . doi :10.1109/MAHC.2010.22. S2CID 16451604.

[Mayer2012-14] Heike Mayer (2012)。第2層地域における起業家精神とイノベーション。エドワード・エルガー出版。pp. 100–101。ISBN 978-0-85793-869-5。

[15] Intelの定義: 25年間/25の出来事(PDF)。Intel。1993年、p.14。

[smotherman-16] マーク・スモーターマン、インテル 432 の概要

[MARKOFF-17] ジョン・マルコフ、インテル内部、未来は新しいチップにかかっている、1998 年 4 月 5 日

[18] Vickery, Christopher. 「IEEE-754 Reference Material」。2011年12月1日時点のオリジナルよりアーカイブ。2015年12月5日閲覧。

[IchikawaTsubotani1992-19] 市川忠雄、坪谷秀夫 (1992)。言語アーキテクチャとプログラミング環境。ワールドサイエンティフィック。p. 127。ISBN 978-981-02-1012-0。

[20] Levy, Henry M. (1984). 「第 9 章: Intel iAPX 432」(PDF)。Capability-Based Computer Systems。Digital Press。

[21] ^ Organick, Elliott I. (1983)。「第 4 章: プログラム実行のための i432 オブジェクト構造」。プログラマーの視点から見た Intel 432 システム。ニューヨーク: McGraw-Hill。ISBN 0-07-047719-1. OCLC 9110667.

[22] Glenford J Meyers (1982)。「セクション VI: Intel iAPX432 アーキテクチャの概要」。コンピュータアーキテクチャの進歩(第 2 版)。Wiley。ISBN 978-0-471-07878-4。

[GDPRef-23] Intel Corporation (1983). iAPX432 一般データプロセッサアーキテクチャリファレンスマニュアル(PDF) . 2015年11月16日閲覧。

[24] Dijkstra, EW ; Lamport, L. ; Martin , AJ; Scholten, CS; Steffens, EFM (1978 年 11 月)。 「オンザフライガベージコレクション: 協力の練習」。Communications of the ACM。21 ( 11): 966–975。doi : 10.1145 /359642.359655。S2CID 8017272 。

[25] ^ 「iMAX 432リファレンスマニュアル」(PDF)。Intel 。1982 年 5 月。