フェアチャイルド F8

フェアチャイルド F8

フェアチャイルドF8システムのCPUであるF3850
一般情報
発売	1975
共通メーカー	フェアチャイルドセミコンダクター
パフォーマンス
最大CPU クロックレート	1MHz～2MHz
アーキテクチャと分類
命令セット	8ビット
物理的仕様
パッケージ	40ピンDIP

フェアチャイルドF8は、フェアチャイルドセミコンダクターの8ビットマイクロプロセッサシステムで、1974年に発表され、1975年に出荷されました。^{[1] [2]}オリジナルのプロセッサフ​​ァミリには、4つの主要な40ピン集積回路（IC）が含まれています。3850 CPUは算術論理ユニットであり、3851プログラムストレージユニット（PSU）には、1  KBのプログラムROMがあり、命令のデコードを処理します。また、オプションの3852 ダイナミック メモリ インターフェイス(DMI) または3853 スタティック メモリ インターフェイス(SMI) により、ユーザー プログラムまたはデータを保持する追加のRAMまたは ROM を制御します。3854 DMA は、 3852 によって制御される RAM への 直接メモリ アクセスを追加する別のオプション システムです。

3850 と 3851 を含む最小限のシステムには、4 つの 8 ビット データ ポート、64 バイトの RAM、および ROM 上のユーザー プログラムも含まれていました。これにより、マイクロコントローラアプリケーションを 2 つのチップだけで構築できました。8080や6800などのより伝統的な設計で同じことを行うには、通常 7 つのチップが必要でした。また、単純な要件を満たさないアプリケーションでは、通常、少なくとも 3 つの 40 ピン IC、CPU、PSU、および 3852 または 3853 に加えて、追加のメモリ チップが必要でした。これらのトレードオフの結果、F8 シリーズはマイクロコントローラ市場で広く使用されるようになりましたが、汎用コンピュータの CPU としてはあまり使用されませんでした。組み込み用途では F8 の内部が明らかになることはほとんどないため、今日では比較的無名です。

1977 年、Mostek は大幅に改良されたシングルチップ実装であるMostek 3870 をリリースしました。これは 3850 と 3851 を 1 つのチップに統合し、必要な電源電圧の数を減らしました。さらに重要なことは、Mostek がアセンブリ ラインを再配置して、ROM 内のユーザー コードが最後のステップで追加されるようにしたため、コントローラの使用のために設計をカスタマイズするコストが大幅に削減されたことです。3870 はオリジナルの Fairchild バージョンに代わるもので、米国とヨーロッパの複数の企業によって製造されました。ヨーロッパでは、STMicroelectronics が1990 年代半ばまでこの設計のバリエーションを製造し続けました。

F8の物語は、 AEGの子会社であるオリンピア・ヴェルケでのマイクロプロセッサ開発プロジェクトから始まります。タイプライターの製造元として最もよく知られているオリンピアは、機械式計算機の分野でも長い歴史があり、その市場は急速に電子版へと移行しつつありました。オリンピアはCP3-Fと呼ばれるプロセッサシステムを開発しており、ゼネラル・インストゥルメント（GI）は同社からそのライセンスを取得していました。ライセンス契約の一環として、GIはGIのプロセッサ部門の責任者であるデイビッド・チャンをオリンピアに派遣し、同社の設計チームと連絡を取りました。米国に戻って間もなく、チャンはGIを辞めてフェアチャイルドに移り、そこでF8の主任設計者となり、^[1]特許の主要発明者として名を連ねています。^[3]

フェアチャイルドは1974年9月にF8を発表したが、その直後にGIから企業秘密の不正流用を理由に訴訟を起こされた。訴訟が長引く中、1976年2月にフェアチャイルドはF8に関してオリンピアとのクロスライセンス契約を発表した。これによりフェアチャイルドはオリジナルのCP3F設計に法的にアクセスできるようになり、少なくとも技術的な詳細に関してはGIの訴訟は無力化された。CP3Fに関する情報はほとんど入手できないが、業界関係者の間ではCP3FがF8設計の基礎になっていると広く信じられている。^[4]訴訟は1980年代まで長引いたが、特筆すべき技術的問題はなかったため、F8の売上には影響がなかった。^[1]

F8の最初のエンジニアリングサンプルは1975年4月に発送され、その秋に大量出荷が始まりました。当時、エレクトロニクス業界は、設計会社が倒産したり、単に設計への興味を失ったりしても設計が消えないようにするための保険として、セカンドソース契約を要求していました。フェアチャイルドは1975年6月にモステクとそのような契約を発表しました。この契約により、両社は設計の独立した開発を継続することができました。^[1]

F8は1台当たり130ドル（2023年では736.1ドルに相当）で発売され、少なくともその2倍の価格だったIntel 8080やMotorola 6800などの同時代の設計よりも安価でした。さらに、最小限のシステムには4つの8ビット入出力ポート、少量のRAM、1KBのROMを搭載。これらを組み合わせることで、2つのICだけでシンプルなアプリケーションを構築できるようになりました。これとは対照的に、8080や6800などの設計では、これらの機能を提供するために通常7つの専用ICが必要でした^[5]。そのため、F8システムははるかに低い総コストで実装できました。これをある程度相殺したのは、PSUのプログラムROMが製造プロセスの早い段階でチップ上にマスクされていたため、顧客ごとに別々の製造ラインが必要だったことです。その結果、セットアップ費用は約10,000ドルから15,000ドル。^[1]

F8は汎用マイクロプロセッサとして販売されましたが、歴史的には、少数のIC上に完全なコンピュータシステムを実装する設計である、^{目的に応じて設計された最初の8ビット}マイクロコントローラを表しています。そのリリースは市場に大きな影響を与え、他のほとんどのベンダーからの専用マイクロコントローラの導入につながりました。その中には、Intel MCS-48、Motorola MC6801、MOS 6510があり、それらはすべて、以前は回路基板設計者に実装を任せていたさまざまなシステムを組み合わせたものでした。ただし、これらの例では、プロセスがさらに一歩進んで、システム全体が単一のIC上に実装されました。

ムーアの法則の容赦ない影響により、3850と3851はすぐに1つのICに実装され、3859としてリリースされました。^[1]このラインは、3851に3856を追加して更新されました。2KBのROM ^{[7]と3857は、2KBの内部ROMに加えて外部ROMにアクセスするための追加の}アドレスラインを備えた3856であり、多くの役割で別の3853が必要なくなりました。

3859が発売されたのとほぼ同時期に、MostekはシングルチップF8の独自バージョンであるMostek 3870を発表しました。3859は基本的にシングルチップの3850/3851でしたが、3870は大きな進歩を遂げ、4MHz 、3859の2倍で、必要なのは1つだけでした。電源は+  5Vと+12Vから+5Vに切り替わりました。さらに重要な変更点は、カスタムROMコードがプロセスの最後のステップでICにマスクされたため、生産ラインの最後まですべてのCPUが同一になったことです。その結果、マスク料金は約1,000ドルとなり、実装コストが大幅に削減されました。3870はオリジナルよりも大幅に進歩したため、フェアチャイルドは3859の生産を中止し、3870のライセンスを自社で販売しました。^[1]

3870 は、時間の経過とともに多くのサブバージョンに改良されました。これらの中で最も重要なのは、チップの上部にソケットを追加したことで、これによりEPROM を他のサポート回路を必要とせずに差し込むことができるようになりました。これにより、オンボード ROM が不要になり、顧客は独自の ROM を作成してマスキング料金を節約できるようになりました。バリエーションには、ROM や RAM を増やしたり、その他のより小さな変更を加えた例もありました。^[1]

一方、オリンピアとのクロスライセンス契約により、ドイツではAEGの多くのブランドの一つであるテレフンケンが生産することになった。モステクは1979年にユナイテッド・テクノロジーズと合併したが、ユナイテッド・テクノロジーズは同社を破綻させ、 1985年にトムソン・セミコンダクターズに売却した。トムソンは1987年にSGSと合併して現在のSTマイクロエレクトロニクスとなり、1990年代まで3870の生産を続けた。フェアチャイルドも1980年代まで3870のバージョンの生産を続け、その後ナショナル・セミコンダクターに買収された。^[1]

現在ではほとんど知られていないが、「1977 年、F8 は CPU 販売台数で世界トップのマイクロプロセッサでした。」^[8]この設計は、組み込みマイクロコントローラとしての使用がほとんどで、デバイス内部のチップが特定されることはほとんどないため、いまだにあまり知られていない。一方、家庭用コンピュータのように CPU が内蔵されていることがよく知られている製品では、その使用は少ない。よく知られている用途としては、 1976 年のFairchild Channel Fと、 1977 年のVideoBrain Computer システムが挙げられる。どちらも、1977 年のAtari 2600の登場により市場から姿を消した。

フェアチャイルドは、F8 を使用したエンジニアリングおよび趣味用のボードも多数製造しました。キット 1 は、3850 CPU、3851 PSU、および 3853 SMI を搭載した単一の回路基板でした。PSU には、「Fairbug」と呼ばれるプログラムが含まれており、8 ビット I/O ポートを介して CPU に接続された端末を使用してアクセスできました。 ^[9]

F8 は 1980 年代半ばに製造中止となり、カリフォルニア州サンディエゴの Innovative Data Technology 社が、通信事業者による課金データ交換に使用される主力製品である 1/2 インチ 9 トラック テープ ドライブ TD1050 シリーズで使用するために最後に購入しました。

典型的なコンピュータ システムには、CPU、外部と通信するための何らかの形式の入出力、プログラム コードとユーザー データを保持するメモリが必要です。通常、I/O は専用チップによって処理され、メモリはアドレス バスを介してアクセスされ、外部メモリ内の場所が選択され、そのデータがデータ バスを介して CPU に返されます。設計に応じて、I/O は専用バスを介してプロセッサと通信するか、またはメモリにデータを配置して CPU に読み取らせます。これらの異なるユニット間でデータを移動するには、追加の「接着」回路が必要です。

F8は、最小限の実装を可能にするためにこれらの役割を分割するように設計されました。^[10]理論的には、これらすべての機能を1つのチップに配置できますが、40ピンチップの時代では、これらすべての機能を接続するにはピンが足りませんでした。特に、8ビットのデータバス、16ビットのアドレスバス、さらに8ビットのI/Oバスを実装すると、電源とグランドからさまざまなクロック信号と制御ラインまで、他のすべての機能に8本のピンしか残りません。他の設計では、アドレスラインとデータラインを多重化して、同じピンを複数の機能に使用できるようにすることもありましたが、操作を完了するために必要なサイクルが増えました。

F8 では、CPU コアに少量の RAM を追加するなど、一部の機能を内部化し、他の機能を CPU から移動することでこの問題に対処しました。その最良の例は、3850 CPU と 3851 PSU で構成される最小限のシステムです。この場合、アドレス バスはまったく必要ありません。RAM は 3850 に含まれ、プログラム ROM は 3851 に含まれています。プログラム カウンタを追跡し、内部 ROM から命令をフェッチして 3850 に送り、専用の 5 ピン命令バスを介して処理し、関連するデータを別の 8 ビット データ バスを介して送信するのは PSU の役割です。^{[10]これにより、追加の}アドレスラインに使用されるはずだった 11 本のピンが解放され、その他の簡素化と役割の分割により、CPU は 2 つの完全な I/O バスを持つことができました。3851 ではさらに 2 つの I/O ポートが追加されたため、最小限のシステムでは合計 4 つのポートが使用されました。^[10]

1KBのROMと64バイトのRAMしかないため、管理できるのは小さなプログラムだけですが、レジやガソリンポンプなどの多くのシステムでは、これで十分です。システムにもっと大きな要件がある場合は、3852または3853を使用できます。^[11]これらはPSUとインターフェイスし、関連するメモリを処理するための追加ロジックが含まれています。たとえば、3852には、64KBのRAMにアクセスできる完全なアドレスバスと、データをリフレッシュするために必要な回路がありました。これらのシステムではPSUが依然として必要であり、プログラムカウンタとその他のポインタは、同じ制御ラインを読み取ることによって、これらすべてのチップで個別に維持されます。3852と3853の主な違いは、前者にはダイナミックRAMリフレッシュ回路と3854 DMAコントローラへの3ピンリンクが含まれていたのに対し、3853ではこれらが削除され、新しい割り込みハンドラとタイマーが追加されたことです。^[12]

3854 DMAコントローラは3852 RAMコントローラに直接リンクされており、このファミリの他のデバイスに見られる5ピン制御バスは使用しませんでした。独自のアドレスレジスタと別のバイトカウントを維持し、これらを組み合わせて読み取りまたは書き込みの対象となるメモリブロックを示しました。^[12]

CPU の内部には、8 ビットのアキュムレータ、5 ビットのプロセッサステータス レジスタ、6 ビットの「間接スクラッチパッド アドレス レジスタ」または ISAR、および 64 バイトの「スクラッチパッド」 RAM が含まれています。RAM 内の最初の 12 個の位置は直接アクセスでき、A から J のラベルが付いた二次アキュムレータとして使用できます。スクラッチパッドの残りの部分は、間接アドレッシングの形式である ISAR を介してアクセスされます。

3851/3852/3853 には、プログラム カウンタ PC0 と、セカンダリ プログラム カウンタ PC1 が含まれています。PC1はスタックポインタと呼ばれていましたが、実際にはスタック ポインタには使用されておらず、サブルーチンからの戻りアドレスを格納するためだけに使用され、プッシュ命令やポップ命令はありませんでした。より大きなスタックが必要な場合は、ソフトウェアで実装する必要があります。これらのチップには、16 ビットのデータ カウンタDC0と、それに関連するデータ カウンタ バッファDC1 もありました。これらは間接アドレス指定のインデックス レジスタとして使用されましたが、直接アクセスできるのはDC0のみであり、別の命令を使用してDC1の値をDC0と交換する必要がありました。

命令セットには、8ビットでエンコードされた70の命令コードが含まれていました。その時代の典型的な例として、多くの命令にはさまざまなアドレッシングモードがあり、いくつかのモードは命令のオペコードでエンコードされていました。たとえば、レジ​​スタロード（LR）命令には、データの送信元と送信先に応じて14の異なるバージョンがありました。$00で始まるバージョンには2つのゼロビットが続き、その後にスクラッチパッドの位置12から15を示す別の2ビットが続くため、オペコード$00から$04が使用されました。$0AはLRの別のバージョンで、ISARによってポイントされた値をロードします。F8には合計8つのアドレッシングモードがありました。^[13]

機械命令は、アキュムレータ命令、分岐命令、メモリ参照命令、アドレスレジスタ命令、スクラッチパッドレジスタ命令、その他命令（割り込み、入力、出力、間接スクラッチパッドレジスタ、ロード、ストア）の6つのカテゴリに分類できます。^[13]

F8は1～2MHz で、0.5  μsサイクル タイム。F8 では、制御バスがタイミング信号と状態制御を使用してデータ バスの使用を制御します。phi クロックは、実行される命令に応じてマシン サイクルを個別のフェーズに分割します。5 つの状態制御ラインは、実行される命令の機能です。制御バスの状態は、コンピューター内の情報の制御を制御します。

フェアチャイルドはF8の開発および評価キットを提供した。これらのキットには、アドレス0x8080から開始するようにベクトル化されたマスクROM内のモニターを含む3851A PSU（プログラムストレージユニット）が含まれていた。^[14]電源投入時にROMに入る。ROMモニターはフェアチャイルドの文献ではFAIR-BUGと呼ばれていた。^{[14] FAIR-BUGモニターは、}テレタイプからFAIR-BUGと対話する製品開発エンジニアを支援するための一連のルーチンである。フェアチャイルドはFAIR-BUGをキーボードとディスプレイで使用するためにKD-BUGとして拡張した。^[15]

FAIR-BUG のメイン コマンドは、{A、B、C、D、E、F、G、I、L、M、N、P、R、S、W} のセットから抽出された単一の ASCII 文字です。レジスタとメモリの場所は、コマンド識別子の直後にパラメータとして入力されました。たとえば、このコマンドにより、M02F0-02FFテレタイプによって 16 バイトのメモリの内容が入力されます。FAIR-BUG コマンドは、すべてのメモリの場所とすべてのレジスタをアドレス指定します。これらの場所は、プログラマーによって検査または変更できます。

FAIR-BUG には、コマンドの処理に使用される 5 つのサブルーチンが含まれています。2 ASCII バイトの入力、1 ASCII バイトの出力、文字列 CR、LF、Null の出力、1 ASCII バイトの出力、パラレル入力デバイスからの 1 ASCII バイトの入力。FAIR-BUG は、基本的に、RAM と ROM の両方を含むすべてのメモリ、およびプログラム カウンタ、データ カウンタ、スクラッチパッドを含むすべてのレジスタに対するランダム アクセス管理ルーチンです。プログラマーは、70 を超えるマシン コード命令またはオペランドのいずれかをメモリ位置に配置できます。その後、プログラマーは G コマンドを使用して特定のアドレスをプログラム カウンタにロードし、そのアドレスでルーチンを実行できます。

1975 年に FAIR-BUG ルーチンを提供した目的は、エンジニアが F8 IC 用のアプリケーションを迅速に作成できるように支援することでした。

• 「今日のCPU: Fairchild F8マイクロプロセッサ」。CPUShack。2013年6月8日。
• オズボーン、アダム (1978)。マイクロコンピュータ入門、第 2 巻、実際のマイクロプロセッサ(PDF)。オズボーン。
• F8 マイクロプロセッサ(PDF) (技術レポート)。フェアチャイルド セミコンダクター。1975 年。
• データシート: http://datasheets.chipdb.org/Fairchild/F8/fairchild-3850.pdf
• 米国特許 4,086,626

• 無料のオンラインコンピューティング辞書
• 偉大なCPUリスト