Loading article…
Beyond CMOSとは、CMOS技術のスケーリング限界を超えた将来のデジタルロジック技術の可能性を指します。[1] [2] [3] [4]加熱の影響によりデバイスの密度と速度が制限されます。[5]
Beyond CMOS は、 ITRS 2.0 (2013) およびその後継であるInternational Roadmap for Devices and Systemsの 7 つのフォーカス グループの 1 つの名前です。
CMOS を使用した CPU は 1986 年からリリースされました (例: 12 MHz Intel 80386 )。CMOS トランジスタのサイズが縮小されるにつれて、クロック速度も向上しました。2004 年頃から、CMOS CPU のクロック速度は 3.5 GHz 程度で安定しています。
CMOS デバイスのサイズは縮小し続けています。Intel のプロセス アーキテクチャ最適化モデル(および古いティック トック モデル) とITRS を参照してください。
- 2012年の22ナノメートルのアイビーブリッジ
- 最初の14 ナノメートルプロセッサは 2014 年第 4 四半期に出荷されました。
- 2015年5月、サムスン電子は10ナノメートル FinFETチップの300mmウエハーを公開した。[7]
CMOSトランジスタが3nm以下でも動作するかどうかはまだ明らかではない。[4] 3ナノメートルを参照。
技術の比較
2010年頃、ナノエレクトロニクス研究イニシアチブ（NRI）は様々な技術における様々な回路を研究しました。[2]
ニコノフは2012年に（理論的には）多くの技術をベンチマークし、 [2] 2014年にそれを更新しました。[8] 2014年のベンチマークには、11の電子技術、8つのスピントロニクス技術、3つのオービトロニクス技術、2つの強誘電体技術、および1つのストレイントロニクス技術が含まれていました。[8]
2015年のITRS 2.0レポートには、RAMと論理ゲートをカバーするBeyond CMOSに関する詳細な章が含まれていました[9]。
調査対象分野
- 磁気電気スピン軌道論理[10]
- トンネル接合デバイス、例：トンネル電界効果トランジスタ[11]
- インジウムアンチモントランジスタ
- カーボンナノチューブ FET、例：CNTトンネル電界効果トランジスタ
- グラフェンナノリボン
- 分子エレクトロニクス
- スピントロニクス— さまざまなバリエーション
- 将来の低エネルギーエレクトロニクス技術、超低損失伝導経路など
- フォトニクスと光コンピューティング
- 超伝導コンピューティング
- 高速単一磁束量子(RSFQ)
超伝導コンピューティングとRSFQ
超伝導コンピューティングには、電子信号処理とコンピューティングに超伝導デバイス、すなわちジョセフソン接合を使用するCMOSを超える技術がいくつか含まれています。高速単一磁束量子（RSFQ）ロジックと呼ばれる1つのバリアントは、利用可能な超伝導体が極低温を必要とするという欠点にもかかわらず、2005年の技術調査でNSAによって有望であると評価されました。2005年以降、よりエネルギー効率の高い超伝導ロジックバリアントが開発されており、大規模コンピューティングでの使用が検討されています。[12] [13]
参照
- 半導体の国際技術ロードマップ
- デバイスとシステムの国際ロードマップ
- ムーアの法則
- MOSFETスケーリング
- 低電力スイッチ用圧電材料の特性評価プロジェクト「Nanostrain」
- S-PULSE、EUの超低電力超伝導エレクトロニクスの縮小経路イニシアチブ
- 確率的相補型金属酸化膜半導体 ( PCMOS )
参考文献
- ^ 「Extending the road beyond CMOS. Hutchby 2002」(PDF) 。 2022年12月6日時点のオリジナルよりアーカイブ(PDF) 。 2023年4月16日閲覧。
- ^ abc Nikonov, Dmitri E.; Young, Ian A. (2012 年 9 月). 「Beyond-CMOS デバイスの概要とベンチマークのための統一的な方法論」. arXiv : 1302.0244 [cond-mat.mes-hall].
- ^ Bernstein; et al. (2011). 「Beyond CMOS スイッチのデバイスとアーキテクチャの展望」。2015 年 2 月 22 日時点のオリジナルよりアーカイブ。2015年 2 月 22 日閲覧。
{{cite journal}}:ジャーナルを引用するには|journal=(ヘルプ)が必要です - ^ ab 「無線周波数回路設計のための先進的かつ超先進的な CMOS FET 技術のレビュー。Carta 2011」(PDF) 。2015 年 2 月 23 日のオリジナル(PDF)からアーカイブ。2015年 2 月 23 日に取得。
- ^ Frank, DJ (2002 年 3 月). 「電力制約のある CMOS スケーリングの限界」. IBM Journal of Research and Development . 46 (2.3): 235–244. CiteSeerX 10.1.1.84.4043 . doi :10.1147/rd.462.0235.
- ^ 「Beyond CMOS」（PDF）。デバイスとシステムの国際ロードマップ（2017年版）。IEEE。2018年。2018年7月3日時点のオリジナルからアーカイブ（PDF）。2018年7月3日閲覧。
- ^ “Samsung、2016年に10nmチップ生産開始を宣言”. 2015年5月23日. 2015年7月16日時点のオリジナルよりアーカイブ。 2015年7月16日閲覧。
- ^ ab Nikonov; Young (2015). 「Beyond-CMOS Exploratory – Logic Integrated Circuits のデバイスのベンチマーク」. IEEE Journal on Exploratory Solid-State Computational Devices and Circuits . 1 : 3–11. Bibcode :2015IJESS...1....3N. doi : 10.1109/JXCDC.2015.2418033 .
- ^ CMOSを超えて(PDF)。国際半導体技術ロードマップ2.0 (2015年版)。2023年4月16日時点のオリジナルよりアーカイブ(PDF) 。 2017年6月16日閲覧。
- ^ Manipatruni, Sasikanth; Nikonov, Dmitri E.; Lin, Chia-Ching; Gosavi, Tanay A.; Liu, Huichu; Prasad, Bhagwati; Huang, Yen-Lin; Bonturim, Everton; Ramesh, Ramamoorthy; Young, Ian A. (2018-12-03). 「スケーラブルなエネルギー効率の良い磁気電気スピン軌道ロジック」. Nature . 565 (7737): 35–42. doi :10.1038/s41586-018-0770-2. ISSN 0028-0836. PMID 30510160. S2CID 256769872.
- ^ Seabaugh (2013年9月). 「The Tunneling Transistor」. IEEE Spectrum . 50 (10). IEEE: 35–62. doi :10.1109/MSPEC.2013.6607013. S2CID 2729197. 2021年6月29日時点のオリジナルよりアーカイブ。 2023年4月16日閲覧。
- ^ Holmes, DS; Ripple, AL; Manheimer, MA (2013 年 6 月). 「エネルギー効率の高い超伝導コンピューティング - 電力予算と要件」. IEEE Trans. Appl. Supercond . 23 (3). 1701610. Bibcode :2013ITAS...2301610H. doi :10.1109/TASC.2013.2244634. S2CID 20374012. 2022 年 10 月 10 日時点のオリジナルよりアーカイブ。2023 年 4 月 16 日閲覧。
- ^ Holmes, DS; Kadin, AM; Johnson, MW (2015年12月). 「大規模ハイブリッドシステムにおける超伝導コンピューティング」. Computer . 48 (12): 34–42. doi :10.1109/MC.2015.375. S2CID 26578755. 2022年12月25日時点のオリジナルよりアーカイブ。2023年4月16日閲覧。
さらに読む
- Banerjee, Niloy (2019-09-03). 「「Beyond CMOS」の世界への新たな扉」BISinfotech。 2022-05-13 にオリジナルからアーカイブ。 2022-05-13に取得。
- Nikonov, Dmitri E.; Ian A . (2013-12). 「Beyond-CMOS デバイスの概要とベンチマークのための統一手法」。IEEEの議事録。101 (12): 2498–2533。doi : 10.1109 /jproc.2013.2252317。ISSN 0018-9219 。
- Seabaugh, AC および Zhang, Q.、2010。「CMOS ロジックを超える低電圧トンネルトランジスタ」IEEE 論文集、98 (12)、pp.2095-2110。
- Bernstein, K., Cavin, RK, Porod, W., Seabaugh, A. and Welser, J., 2010. 「CMOSスイッチを超えるデバイスとアーキテクチャの展望」Proceedings of the IEEE、98 (12)、pp.2169-2184。
- Sasikanth Manipatruni、Nikonov、DE、Ian A. Young、2018。スピンと分極によるCMOSコンピューティングを超えて。Nature Physics、14（4）、pp.338-343。
- Banerjee, SK, Register, LF, Tutuc, E., Basu, D., Kim, S., Reddy, D. および MacDonald, AH, 2010. CMOS およびそれ以降のアプリケーション向けグラフェン。IEEE論文集、98 (12)、pp.2032-2046。
- Topaloglu, RO および Wong, HSP 編、2019. 「次世代コンピュータ設計のための CMOS を超えるテクノロジー」ベルリン/ハイデルベルク、ドイツ: Springer。
- Sasikanth Manipatruni、Nikonov、DE、Lin、CC、Gosavi、TA、Liu、H.、Prasad、B.、Huang、YL、Bonturim、E.、Ramesh、R.、Young、IA、2019。スケーラブルなエネルギー効率の高い磁気電気スピン軌道ロジック。Nature 、565 （ 7737）、pp.35-42。
外部リンク
- ITRS 2013 版
- 新興研究デバイスの概要
- プロセス統合、デバイスおよび構造の概要