ゼン+

Zen+は、 AMDのコンピュータプロセッサのマイクロアーキテクチャの名前です。これは、第1世代のZenマイクロアーキテクチャの後継であり、^{[ 3 ]} 2018年4月に初めてリリースされ、^{[ 4 ]}メインストリームのデスクトップシステム向けのRyzen 2000、ハイエンドのデスクトップセットアップ向けのThreadripper 2000、およびアクセラレーテッドプロセッシングユニット（APU）向けのRyzen 3000G（2000Gの代わりに）として知られる第2世代のRyzenプロセッサを支えています。

Zen+はGlobalFoundriesの12nm製造プロセスを使用しています^{[ 5 ]。} これはZenで使用された14nmプロセスを最適化したもので、設計ルールの変更はわずかです^{[ 6 ]} 。つまり、ZenとZen+のダイサイズは同じです。AMDは、ダイ上のさまざまな機能間の空きスペース、つまり「ダークシリコン」の量を増やすために、新しい小型トランジスタを使用することを選択しました。これは、物理的に小さいダイ用にまったく新しいフロアプランを設計するのではなく（これははるかに多くの作業が必要で、したがってコストも高くなる） 、電力効率を改善し、熱密度を低減してより高いクロック速度を可能にするために行われました^{[ 7 ]} 。これらのプロセス最適化により、12nm Zen+は、以前の14nm Zen製品と比較して、クロック速度が約+250MHz（約6%）高くなり、同じ周波数での消費電力は10%削減されました^{[ 8 ]}。一方、マイクロアーキテクチャレベルでは、Zen+はZenと比較してわずかな変更しかありませんでした。^{[ 6 ]}マイクロアーキテクチャの既知の変更点には、ワークロードに応じたクロック速度制御の改善（「Precision Boost 2」）、^{[ 9 ]}キャッシュとメモリのレイテンシの低減（一部は大幅に低減）、キャッシュ帯域幅の増加、そして最後に、DDR4 メモリのサポート向上（以前の Zen コアの 2666 MHz と比較して、公式には最大 2933 MHz をサポートするように JEDEC で評価されている）を可能にするIMCパフォーマンスの向上、[ 10 ]^{およびZen 1}で見つかった多くのハードウェア バグ（Zen 1 のfTPM / PSPバグ、 Zen 1 のSVM / SLATバグなど）の修正が含まれます。     

Zen+ では、コア使用率と CPU 温度に基づいて、コアごとのクロック機能の改善もサポートされています。^{[ 6 ]}これらのコア使用率、温度、電力アルゴリズムの変更は、「Precision Boost 2」および「XFR2」（「eXtended Frequency Range 2」）というブランド名で、Zen の第 1 世代テクノロジーの進化形です。Zen では、XFR により、最大 Precision Boost クロックよりもさらに 50 ～ 200  MHz のクロック速度増加 (25  MHz 刻み) が得られました。Zen+ では、XFR2 は独立したクロック修飾子としてリストされなくなりました。代わりに、XF​​R の温度、電力、クロックの監視とロジックが Precision Boost 2 アルゴリズムにフィードされ、クロックと消費電力を機会に応じて動的に調整します。^{[ 11 ] [ 12 ]}

最終的に、Zen+の変更によりIPCがZenより3%向上し、クロック速度が6%向上したことで、全体的なパフォーマンスが最大10%向上しました。^{[ 6 ]}

• AMD K9
• AMD K10
• ジム・ケラー（エンジニア）
• ライゼン
• スチームローラー（マイクロアーキテクチャ）
• 禅（マイクロアーキテクチャ）
• ゼン2