Loading article…
 | |
 Windows 7で動作する Xilinx ISE WebPack 14.4 | |
| 開発者 | ザイリンクス |
|---|---|
| 最終リリース | 14.7 Windows 10 [1]
/ 2020年2月20日[1] |
| オペレーティング·システム | RHEL、SLED、FreeBSD、Microsoft Windows |
| サイズ | 15.52ギガバイト |
| 利用可能 | 英語 |
| タイプ | 電気通信 |
| ライセンス | シェアウェア |
| Webサイト | xilinx.com/製品/design-tools/ise-design-suite.html |
Xilinx ISE [2] ( Integrated Synthesis Environmentの略) [3]は、 XilinxのHDL設計の合成と解析用のソフトウェア ツールで、主に Xilinx FPGAおよびCPLD集積回路 (IC) 製品ファミリの組み込みファームウェアの開発を対象としています。Xilinx Vivadoが後継です。2013 年 10 月にリリースされた最新版は、後継の設計ツールであるVivado Design Suiteによって孤立した古い FPGA や CPLD を含むレガシー ハードウェア設計のシステム内プログラミングに引き続き使用されています。
ISE を使用すると、開発者は設計を合成 (コンパイル) したり、タイミング解析を実行したり、RTLダイアグラムを調べたり、さまざまな刺激に対する設計の反応をシミュレートしたり、プログラマを使用してターゲット デバイスを構成したりできます。Xilinx ISE に同梱されているその他のコンポーネントには、組み込み開発キット (EDK)、ソフトウェア開発キット (SDK)、ChipScope Pro などがあります。[4] Xilinx ISE は主に回路の合成と設計に使用され、ISIM またはModelSimロジック シミュレータはシステム レベルのテストに使用されます。[5] [6]
商用電子設計自動化分野で一般的に行われているように、ザイリンクスISEはザイリンクス独自のチップ（内部は非常に独自性が高い）のアーキテクチャと密接に結合されており、他のベンダーのFPGA製品では使用できません。 [3]ザイリンクスのハードウェア製品ラインは非常に独自性が高いため、ザイリンクスから直接提供されるツールのオープンソースの代替品を使用することはほとんどありませんが、2020年現在、いくつかの探索的な試みが行われています。[7]
レガシーステータス
2012年以降、ザイリンクスISEは廃止され、システムオンチップ開発のための追加機能を備えたISEと同じ役割を果たすVivado Design Suiteに置き換えられました。 [8] [9] ザイリンクスは2013年10月にISEの最終バージョン（バージョン14.7）をリリースし、「ISEは製品ライフサイクルの維持フェーズに移行しており、これ以上のISEリリースは計画されていません」と述べています。[10]
ユーザーインターフェース
ISEの主なユーザーインターフェースはプロジェクトナビゲータであり、設計階層（ソース）、ソースコードエディタ（ワークプレース）、出力コンソール（トランスクリプト）、プロセスツリー（プロセス）が含まれています。[3] [11]
設計階層は設計ファイル（モジュール）で構成され、その依存関係はISEによって解釈され、ツリー構造として表示されます。[3]シングルチップ設計の場合、 C++main()プログラムのサブルーチンと同様に、メインモジュールが1つあり、他のモジュールがメインモジュールに含まれる場合があります。[3]設計制約はモジュールで指定され、ピン構成とマッピングが含まれます。[3]
プロセス階層は、ISEが現在アクティブなモジュールに対して実行する操作を記述します。[3]階層には、コンパイル関数、その依存関数、およびその他のユーティリティが含まれます。[3]ウィンドウには、各関数で発生する問題やエラーも示されます。[3]
トランスクリプトウィンドウには、現在実行中の操作のステータスが表示され、エンジニアに設計上の問題が通知されます。[3]このような問題は、警告、エラー、またはその両方を表示するようにフィルタリングされる場合があります。[3]
シミュレーション
システムレベルのテストはISIMまたはModelSimロジックシミュレータを使用して実行できますが、このようなテストプログラムもHDL言語で記述する必要があります。[3]テストベンチプログラムには、シミュレートされた入力信号波形や、テスト対象デバイスの出力を観察および検証するモニターが含まれる場合があります。[3]
ModelSimまたはISIMは、以下のタイプのシミュレーションを実行するために使用できます。[5]
- モジュールが期待通りの結果を生み出すことを確認するための論理検証
- 動作検証：論理的およびタイミングの問題を検証する
- 配置配線後のシミュレーション。FPGAの再構成可能なロジック内でモジュールを配置した後の動作を検証します。
合成
ザイリンクスの特許取得済み合成アルゴリズムにより、競合プログラムよりも最大30%高速に設計を実行でき、ロジック密度が向上するため、プロジェクトの時間とコストが削減されます。[12]
また、メモリブロックやI/Oブロックを含むFPGAファブリックの複雑さが増したため、無関係なモジュールをスライスに分離し、配置後のエラーを削減する、より複雑な合成アルゴリズムが開発されました。[12]
IPコアはザイリンクスや他のサードパーティベンダーによって提供されており、デジタル信号処理（DSP）、バスインターフェース、ネットワークプロトコル、画像処理、組み込みプロセッサ、周辺機器などのシステムレベルの機能を実装します。[12]ザイリンクスは、設計をASICベースの実装からFPGAベースの実装に移行する上で重要な役割を果たしてきました。[12]
エディション
サブスクリプション エディションは、Xilinx ISE のライセンス バージョンであり、無料の試用版をダウンロードできます。
Webエディションは、Xilinx ISE の無料バージョンで、無料でダウンロードして使用できます。限られた数のXilinxデバイスの合成とプログラミングを提供します。特に、多数の I/O ピンと大規模なゲート マトリックスを持つデバイスは無効になっています。
このエディションでは、低コストの Spartan FPGAファミリとCPLDファミリが完全にサポートされているため、小規模な開発者や教育機関では開発ソフトウェアのコストによるオーバーヘッドがかかりません。
Xilinx ISE の Web エディションを使用するには、ライセンス登録が必要です。ライセンス登録は無料で、無制限に更新できます。
参照
参考文献
- ^ ab ISE Design Suite for Windows 10 - 14.7、Xilinx ダウンロード
- ^ 「Foundation Series ISE 3.1i ユーザー ガイド」(PDF)。100728 ザイリンクス
- ^ abcdefghijklm ネットワークおよび組み込み制御システムハンドブック、Springer Science & Business Media、2007 年 11 月 14 日
- ^ プラットフォーム FPGA を使用した組み込みシステム設計、Morgan Kaufmann、2010 年 9 月 10 日
- ^ ab VHDLによる回路設計、MIT Press、2004年
- ^ コンピュータサイエンスと情報工学の進歩、Springer Science & Business Media、2012年5月11日
- ^ Shirriff, Ken (2020 年 9 月)。「初の FPGA チップ、XC2064 のリバース エンジニアリング」。righto.com 。ハードコア リバース エンジニアリング スペシャリストの自費出版ブログ。2020年9 月 25 日閲覧。XC20
64 ビットストリームの大部分がどのように構成されているかを特定しました...また、ビットストリーム ファイルから CLB 情報を生成するプログラムを作成しました...残念ながら、これは最後の 20% にほとんどの時間がかかるプロジェクトの 1 つであるため、まだ作業が必要です。
- ^ 「Xilinx Inc、Form 10-K、年次報告書、提出日2012年5月25日」。secdatabase.com 。 2018年5月6日閲覧。
- ^ Vivado Design Suite、最初のバージョンは2012年にリリース、Xilinx ダウンロード
- ^ ISE 14.7 アップデート、Xilinx ダウンロード
- ^ FPGA プロトタイピングの Verilog の例、John Wiley & Sons、2011 年 9 月 20 日
- ^ abcd デジタルコンシューマーテクノロジーハンドブック、エルゼビア、2004年4月30日
外部リンク
- Xilinx - ISE ウェブページ