ビットレベルの並列処理

ビットレベルの並列処理は、プロセッサのワード サイズの増加に基づく並列コンピューティングの形式です。ワード サイズを増やすと、ワードの長さよりも大きいサイズの変数に対する操作を実行するためにプロセッサが実行する必要がある命令の数が少なくなります。(たとえば、8 ビットプロセッサが 2 つの16 ビット整数を加算する必要がある場合を考えます。プロセッサは最初に各整数の下位 8 ビットを加算し、次に上位 8 ビットを加算する必要があるため、1 つの操作を完了するのに 2 つの命令が必要です。16 ビット プロセッサは、1 つの命令で操作を完了できます。)

もともと、すべての電子コンピュータはシリアル (シングル ビット) コンピュータでした。シリアル コンピュータではない最初の電子コンピュータ、つまり最初のビット並列コンピュータは、1951 年の 16 ビットWhirlwindでした。

1970年代の超大規模集積回路（VLSI）コンピュータチップ製造技術の登場から1986年頃まで、コンピュータアーキテクチャの進歩はビットレベルの並列性を高めることによって行われ、[1] 4ビットマイクロプロセッサが8ビット、16ビット、32ビットのマイクロプロセッサに置き換えられました。この傾向は、20年間汎用コンピューティングの標準^であった32ビットプロセッサの導入で一般的に終わりました。64ビットアーキテクチャは、同名のNintendo 64（1996年）で主流に導入されましたが、その後は、2003年頃にx86-64アーキテクチャが登場し、2014年にARMv8-A命令セットを搭載したモバイルデバイスが登場するまで、一般的ではありませんでした。

32 ビット プロセッサでは、外部データ バスの幅が拡大し続けています。たとえば、DDR1 SDRAM はクロック サイクルごとに 128 ビットを転送します。DDR2 SDRAM はバーストごとに最低 256 ビットを転送します。

• 単一命令複数データ(SIMD)
• レジスタ内のSIMD