SGI オリジン 2000

起源 2000
	SGI Onyx2 および Origin 2000
開発者	シリコングラフィックス
タイプ	サーバ
発売日	1996年10月7日; 28年前
製造中止	2002年6月30日
オペレーティング·システム	アイリックス
CPU	MIPS R10000、MIPS R12000、MIPS R14000
メモリ	64 MB～512 GB
前任者	SGIチャレンジ
後継	SGI オリジン 3000
関連している	SGI Origin 200およびSGI Onyx2
Webサイト	sgi.com

SGI Origin 2000 は、Silicon Graphics (SGI)が開発および製造したミッドレンジおよびハイエンドのサーバーコンピュータファミリです。これらは、SGI Challengeおよび POWER Challengeの後継として 1996 年に導入されました。導入当時、これらはIRIX オペレーティングシステム(当初はバージョン 6.4、後にバージョン 6.5) を実行していました。グラフィックス機能を備えた Origin 2000 の派生型はOnyx2として知られています。同じアーキテクチャに基づきながらハードウェア実装が異なるエントリーレベルの派生型はOrigin 200として知られています。Origin 2000 は 2000 年 7 月に Origin 3000に引き継がれ、2002 年 6 月 30 日に製造中止となりました。

モデル

このファミリは1996年10月7日に発表されました。^[1] このプロジェクトのコード名はLegoで、SN0としても知られていました。これは、 SGI Challengeシリーズの以前の対称型マルチプロセッサアーキテクチャとは対照的に、スケーラブルノードアーキテクチャシリーズの最初のものであることを示しています。^[2]

Origin 2100 は、他のモデルにアップグレードできないことを除いて、他のモデルとほとんど同じです。(ルーターカードなどが交換されない限り)

SGI が Origin 2000 用に販売した最大の CPU 数は 128 です。64 を超える CPU は、Cray Research がSGI と合併したばかりだったため、当初は「CRAY Origin 2000」というブランド名で販売されていました。^[1] 3 つの Origin 2000 モデルは 512 個の CPU と 512 GB のメモリを使用できますが、これらはシステムとして顧客に販売されることはありませんでした。512 CPU の Origin 2000 シリーズのうち 1 つは、ミネソタ州イーガンの SGI の施設にテスト目的で設置され、他の 2 つはカリフォルニア州マウンテンビューのNASA エイムズ研究センターに販売され、特殊な科学計算に使用されました。512 CPU の Origin 2800 は 1 台あたり約 4,000 万ドルの費用がかかり、より低価格で最大 512 または 1,024 CPU まで拡張可能なOrigin 3000システムの出荷により、512 CPU の Origin 2800 は時代遅れになりました。

256 CPU の Origin 2000 シリーズシステムも複数の顧客によって購入されましたが、これも SGI によって製品として販売されることはありませんでした。

SGI Origin 2000 シリーズが最も大規模に導入されたのは、ロスアラモス国立研究所のAccelerated Strategic Computing Initiative (ASCI) Blue Mountainです。48 台の Origin 2000 シリーズ 128 CPU システムがHigh Performance Parallel Interface (HIPPI) で接続され、合計 6144 個のプロセッサが使用されました。テスト当時、このシステムは世界最速コンピュータのTOP500リストで 2 位にランクされました。このテストは、128 CPU のノード 40 台のみで完了し、1.6 テラフロップスの持続パフォーマンスを記録しました。すべてのノードを接続すると、2.1 テラフロップスと 2.5 テラフロップスを超えるピークパフォーマンスを維持できました。ロスアラモス国立研究所では、同じテストの一環として、さらに 12 台の Origin 128 CPU システム (合計 1536 CPU) も使用しました。

アメリカ大気研究センター(NCAR)の気候シミュレーション研究所には、 128 個の CPU を搭載した「Ute」という名の Origin 2000 システムがありました。このシステムは 1998 年 5 月 18 日に納品され、2002 年 7 月 15 日に廃止されました。 ^[3] NCAR のより小型のシステムは、16 個の CPU を搭載し、3 月 29 日に納品された dataproc という名前でした。^[4] NASA エイムズ研究所のシステムには、512 個の CPU を搭載したハーバードロマックスにちなんで名付けられたシステム、128 個の CPU を搭載したジョセフステガーにちなんで名付けられたシステム、 64 個の CPU を搭載したグレースホッパーにちなんで名付けられたシステム、 24 個の CPU を搭載したアランチューリングにちなんで名付けられたシステムがありました。^[5]^[6]

ハードウェア

各 Origin 2000 モジュールは、バックプレーンに差し込まれるノードに基づいています。各モジュールには、最大 4 つのノードボード、2 つのルーターボード、および 12 のXIOオプションを含めることができます。モジュールは、デスクサイドエンクロージャまたはラック内に取り付けられます。デスクサイドエンクロージャには 1 つのモジュールしか含められませんが、ラックには 2 つのモジュールを含めることができます。2 つ以上のモジュールを含む構成では、複数のラックが使用されます。

^1 指定された数値は最大構成の場合です。

Origin 200はいくつかのアーキテクチャコンポーネントを使用していますが、物理的に非常に異なる実現方法を採用しており、スケーラブルではありません。^[7]

建築

Origin 2000 システムは、相互接続ネットワークによってリンクされたノードで構成されています。分散共有メモリを使用し、スケーラブル共有メモリマルチプロセッシング (S2MP ⁾アーキテクチャと呼ばれることもあります。Origin 2000 は、システム相互接続にNUMAlink (元の名称は CrayLink) を使用します。ノードはルータボードに接続され、ルータボードは NUMAlink ケーブルを使用してルータ経由で他のノードに接続します。Origin 2000 のネットワークトポロジは、剛毛のファットハイパーキューブです。64 を超えるプロセッサの構成では、代わりに階層型ファットハイパーキューブネットワークトポロジが使用されます。Xpress リンクと呼ばれる追加の NUMAlink ケーブルを未使用の標準ルータポート間にインストールすると、レイテンシが短縮され、帯域幅が拡大します。Xpress リンクは、16 または 32 のプロセッサを搭載したシステムでのみ使用できます。これは、未使用のポートをこのように使用できるネットワークトポロジを持つ唯一の構成であるためです。

このアーキテクチャは、ジョン・L・ヘネシーが率いるスタンフォード大学のDASHプロジェクトに端を発しており、このプロジェクトにはOriginの設計者2名も参加していた。^[8]^[9]

ルーターボード

Origin 2000 では 4 つの異なるルーターボードが使用されています。ルーターボードが増えるごとに、より多くのノードを接続できるようになります。

ヌルルーター

ヌルルーターは、同じモジュール内の 2 つのノードを接続します。ヌルルーターを使用するシステムは、外部コネクタがないため拡張できません。

スタールーター

スタールーターは最大 4 つのノードを接続できます。正しく機能させるには、常に標準ルーターと組み合わせて使用します。

標準ルーター（ラックルーター）

標準ルーターは最大 32 個のノードを接続できます。このルーターには、スケーラブルなパイプライン相互接続分散エンドポイントルーティング (SPIDER) と呼ばれる特定用途向け集積回路(ASIC) が搭載されており、NUMAlink ネットワークのルーターとして機能します。SPIDER ASIC には 6 つのポートがあり、各ポートには 1 組の単方向リンクがあり、ポート間の通信を可能にするクロスバーに接続されています。 ^[10]

メタルーター（クレイルーター）

メタルーターは、標準ルーターと組み合わせて使用して、32 を超えるノードを接続します。最大 64 個のノードを接続できます。

ノード

各 Origin 2000 ノードは、1 つまたは 2 つのプロセッサ、メインメモリ、ディレクトリメモリ、およびハブ ASIC を含む 16 インチ x 11 インチの単一のプリント回路基板に収まります。ノードボードは、300 パッドの CPOP (Compression Pad-on-Pad) コネクタを介してバックプレーンに接続されます。コネクタは、実際には 2 つの接続 (1 つは NUMAlink ルーターネットワークへの接続、もう 1 つは XIO I/O サブシステムへの接続) を結合します。

プロセッサ

各プロセッサとその二次キャッシュは、ノードボードに差し込む HIMM (水平インラインメモリモジュール) ドーターカードに含まれています。導入当時、Origin 2000 は、180 MHz でクロックされ、1 MB の二次キャッシュを備えた 1 つまたは 2 つのR10000プロセッサを搭載した IP27 ボードを使用していました。4 MB の二次キャッシュを備えた 2 つの 195 MHz R10000 プロセッサを搭載したハイエンドモデルも利用可能でした。1998 年 2 月には、4 MB の二次キャッシュを備えた 2 つの 250 MHz R10000 プロセッサを搭載した IP31 ボードが導入されました。その後、IP31 ボードは 2 つの 300、350、または 400 MHz R12000プロセッサをサポートするようにアップグレードされました。300 および 400 MHz モデルには 8 MB の L2 キャッシュがあり、350 MHz モデルには 4 MB の L2 キャッシュがありました。寿命の終わり近くに、8 MB L2 キャッシュを備えた 500 MHz R14000 を利用できる IP31 ボードのバリエーションが利用可能になりました。

メインメモリとディレクトリメモリ

各ノードボードは、容量が 16、32、64、および 256 MB の独自のECC メモリ SDRAM DIMM を使用して、16 個の DIMM スロットで最大 4 GB のメモリをサポートできます。メモリバスは 144 ビット幅 (データ用に 128 ビット、ECC 用に 16 ビット) であるため、メモリモジュールはペアで挿入されます。Origin 2000 分散共有メモリモデルをサポートするために、メモリモジュールは独自のものであり、キャッシュの一貫性を維持するためのリモートキャッシュの内容に関する情報を含むディレクトリメモリを備えており、最大 32 個のプロセッサをサポートします。32 個を超えるプロセッサの構成では、追加のディレクトリメモリが必要です。追加のディレクトリメモリは、専用の DIMM に含まれており、8 つの DIMM スロットに挿入されます。

ハブASIC

ハブ ASIC は、プロセッサ、メモリ、XIO をNUMAlink 2システムインターコネクトに接続します。ASIC には、クロスバー (「XB」と呼ばれる)、I/O インターフェイス (「II」と呼ばれる)、ネットワークインターフェイス (「NI」と呼ばれる)、プロセッサインターフェイス (「PI」と呼ばれる)、メモリおよびディレクトリインターフェイス (「DM」と呼ばれる) の 5 つの主要セクションがあります。DM はメモリコントローラとしても機能します。インターフェイスは、クロスバーに接続されたFIFOバッファを介して相互に通信します。2 つのプロセッサがハブ ASIC に接続されている場合、ノードはSMP形式で動作しません。代わりに、2 つのプロセッサは個別に動作し、それらのバスは単一のプロセッサインターフェイスを介して多重化されます。これは、ハブ ASIC のピンを節約するために行われました。ハブ ASIC は 100 MHz でクロックされ、5 層メタルプロセスで製造された 900,000 ゲートを備えています。

I/Oサブシステム

I/O サブシステムは、SPIDER ASIC と多くの類似点を持つ Crossbow (Xbow) ASIC に基づいています。Xbow ASIC はよりシンプルな XIO プロトコルで使用することを想定しているため、ハードウェアもよりシンプルです。そのため、SPIDER ASIC の 6 つのポートと比較して、ASIC には 8 つのポートがあります。ポートのうち 2 つはノードボードに接続され、残りの 6 つは XIO カードに接続されます。I/O サブシステムのネイティブバスは XIO ですが、 XIO ブリッジによって提供されるPCI-XバスとVME64バスも使用できます。

IO6 ベース I/O ボードはすべてのシステムに存在します。これは、次の機能を提供する XIO カードです。

10/100BASE-TX ポート 1 個
デュアルUARTによる2つのシリアルポート
内部Fast 20 UltraSCSIシングルエンドポート1個
1 つの外部ワイド UltraSCSI、シングルエンドポート
フレーム同期用のリアルタイム割り込み出力1つ
1 つのリアルタイム割り込み入力 (エッジトリガー)
フラッシュ PROM、NVRAM、リアルタイムクロック

IO6G (G はグラフィックスの略) には、上記のポートに加えて、2 つの追加のシリアルポートとキーボード/マウスポートがありました。 IO6G は、Onyx グラフィックスパイプ (カード) を備えたシステムでキーボード/マウスを接続するために必要でした。

注記

^ ab 「Silicon Graphics と Cray Research がモジュラー Origin Server ファミリーを発表: 高帯域幅システムによりシームレスなスケーラビリティを実現し、コンピュータ購入の経済性を一新」。プレスリリース。1996 年 10 月 7 日。1997 年 7 月 7 日時点のオリジナルよりアーカイブ。2013年9 月 21 日閲覧。
^ 「Silicon Graphics がステーションとサーバーを全面的に刷新」。Computer Business Review。1996年 10 月 7 日。
^ 「SGI Origin 2000 (ute): 1998–2002」。SCDスーパーコンピュータギャラリー。国立大気研究センター。2013 年 9 月 21 日時点のオリジナルよりアーカイブ。2013年9 月 21 日閲覧。
^ 「SGI Origin 2000 (dataproc): 1999–2004」。SCDスーパーコンピュータギャラリー。国立大気研究センター。2013 年 9 月 25 日時点のオリジナルよりアーカイブ。2013年9 月 21 日閲覧。
^ 「NASA、コロンビア号の宇宙飛行士にちなんでスーパーコンピューターに名前を付ける」。プレスリリース。NASA。2004年5月10日。 2013年9月21日閲覧。
^ Raymond D. Turney (2004 年 10 月 22 日)。「NAS 並列ベンチマークを使用した 250 MHz R10K Origin 2000 と 400 MHz Origin 2000 の比較」(PDF)。NAS技術レポート 01-007。2016年 12 月 22 日時点のオリジナル(PDF)からアーカイブ。2013年9 月 21 日閲覧。
^ James Laudon、Daniel Lenoski (1997 年 2 月 23 日)。「SGI Origin 200/2000 製品ラインのシステム概要」。Proceedings IEEE COMPCON 97。論文ダイジェスト。IEEE。pp. 150–156。doi : 10.1109 /CMPCON.1997.584688。ISBN 978-0-8186-7804-2. S2CID 16688054。
^ Daniel Lenoski、James Laudon、Truman Joe、David Nakahira、Luis Stevens、Anoop Gupta、John L. Hennessy (1992 年 5 月)。「DASH プロトタイプ: 実装とパフォーマンス」。ACM Sigarch Computer Architecture News。2 ( 2): 92–103。doi : 10.1145 /146628.139706。
^ James Laudon、Daniel Lenoski (1997年5 月)。「SGI Origin: ccNUMA の高度にスケーラブルなサーバー」(PDF)。ACM Sigarch Computer Architecture News。25 ( 2): 241–251。doi :10.1145/384286.264206。
^ Mike Galles (1996)。「分散エンドポイントルーティングのためのスケーラブルなパイプライン相互接続: SGI SPIDER チップ」。Hot Interconnects Symposium の議事録。スタンフォード大学: 141–146。

SGIタイムライン

参考文献

Ásgeir Th. Eiríksson、John Keen、Alex Silbey、Swami Venkataraman、Michael Woodacre (1997)、「Origin System Design Methodology and Experience: 1M-gate ASICs and Beyond」、第 42 回 IEEE 国際コンピュータ会議 (IEEE) の議事録、pp. 157-164 doi:10.1109/CMPCON.1997.584690
Origin 2000 ラックマウントオーナーズガイド、007-3456-003、1998 年 6 月 15 日、Silicon Graphics
Origin および Onyx2 操作理論マニュアル、007-3439-002、1998 年 6 月 15 日、Silicon Graphics

外部リンク

[press-1] 「Silicon Graphics と Cray Research がモジュラー Origin Server ファミリーを発表: 高帯域幅システムによりシームレスなスケーラビリティを実現し、コンピュータ購入の経済性を一新」。プレスリリース。1996 年 10 月 7 日。1997 年 7 月 7 日時点のオリジナルよりアーカイブ。2013年9 月 21 日閲覧。

[2] 「Silicon Graphics がステーションとサーバーを全面的に刷新」。Computer Business Review。1996年 10 月 7 日。

[3] 「SGI Origin 2000 (ute): 1998–2002」。SCDスーパーコンピュータギャラリー。国立大気研究センター。2013 年 9 月 21 日時点のオリジナルよりアーカイブ。2013年9 月 21 日閲覧。

[4] 「SGI Origin 2000 (dataproc): 1999–2004」。SCDスーパーコンピュータギャラリー。国立大気研究センター。2013 年 9 月 25 日時点のオリジナルよりアーカイブ。2013年9 月 21 日閲覧。

[5] 「NASA、コロンビア号の宇宙飛行士にちなんでスーパーコンピューターに名前を付ける」。プレスリリース。NASA。2004年5月10日。 2013年9月21日閲覧。

[6] Raymond D. Turney (2004 年 10 月 22 日)。「NAS 並列ベンチマークを使用した 250 MHz R10K Origin 2000 と 400 MHz Origin 2000 の比較」(PDF)。NAS技術レポート 01-007。2016年 12 月 22 日時点のオリジナル(PDF)からアーカイブ。2013年9 月 21 日閲覧。

[line-7] James Laudon、Daniel Lenoski (1997 年 2 月 23 日)。「SGI Origin 200/2000 製品ラインのシステム概要」。Proceedings IEEE COMPCON 97。論文ダイジェスト。IEEE。pp. 150–156。doi : 10.1109 /CMPCON.1997.584688。ISBN 978-0-8186-7804-2. S2CID 16688054。

[8] Daniel Lenoski、James Laudon、Truman Joe、David Nakahira、Luis Stevens、Anoop Gupta、John L. Hennessy (1992 年 5 月)。「DASH プロトタイプ: 実装とパフォーマンス」。ACM Sigarch Computer Architecture News。2 ( 2): 92–103。doi : 10.1145 /146628.139706。

[ccNuma-9] ^ James Laudon、Daniel Lenoski (1997年5 月)。「SGI Origin: ccNUMA の高度にスケーラブルなサーバー」(PDF)。ACM Sigarch Computer Architecture News。25 ( 2): 241–251。doi :10.1145/384286.264206。

[10] Mike Galles (1996)。「分散エンドポイントルーティングのためのスケーラブルなパイプライン相互接続: SGI SPIDER チップ」。Hot Interconnects Symposium の議事録。スタンフォード大学: 141–146。