記載されている速度のほとんどは理論上の最大スループット 値です。実際には、実際の有効スループット は、他のデバイスからの負荷(ネットワーク /バスの競合)、物理的または時間的な距離、 データリンク層 プロトコルのその他のオーバーヘッド などに比例して、ほぼ必然的に低くなります。最大有効スループット (例えば、ファイル転送速度)は、より高い層プロトコルのオーバーヘッドや、回線ノイズ やクロス トークなどの干渉によるデータパケットの再送信、 混雑した 中間ネットワークノードでのパケット損失などにより、さらに低くなる可能性があります。すべてのプロトコルは何らかの損失を被りますが、非常に多くの障害状況に耐性を持って対処できる堅牢なプロトコルほど、長期的に高い総スループットを得るために、最大スループットの損失が大きくなる傾向があります。
一方のバスがもう一方のバスを介してデータを転送するデバイスインターフェースは、せいぜい最も遅いインターフェースのスループットに制限されます。たとえば、SATA リビジョン 3.0 ( 1 つの PCI Express 2.0 ( 5 Gbit/s ) チャネル上の 6 Gbit/s ) コントローラは5 Gbit/s の 速度に制限され、この問題を回避するためにチャネルを増やす必要があります。新しいプロトコルの初期実装では、このような問題が発生することが非常に多いです。デバイスが依存する物理現象 (ハードドライブの回転プラッタなど) も制限を課します。たとえば、2009 年に出荷された回転プラッタは SATA リビジョン 2.0 ( 3 Gbit/s ) を飽和させないため、この3 Gbit/sインターフェースから 1 つの回転ドライブ用の 4.8 Gbit/s のUSB 3.0 に移行しても、実際の転送速度は増加しません。
無線またはノイズの多いスペクトルでは、物理媒体がプロトコルを規定する側の制御下にないため、競合が発生し、スループットを消費する対策が必要となります。無線デバイス、BPL 、モデムは 、誤り訂正符号 やその他の物理層 オーバーヘッドのために、より高いラインレート または総ビットレート を生成する場合があります。スループットが理論上の最大値の半分をはるかに下回ることは極めて一般的ですが、より新しい技術(特にBPL)は、これを回避するために先制スペクトル分析を採用しているため、従来のモデムよりも実際にギガビットレートを達成できる可能性がはるかに高くなっています。
スループットを低下させるもう一つの要因は、インターネットサービスプロバイダ が契約上の理由、リスク管理、集約飽和、またはマーケティング上の理由から意図的に行うポリシー決定です。例としては、レート制限 、帯域幅制限、 IPアドレス のグループ割り当てなどが挙げられます。これらの手法は、各ユーザーが利用できるスループットを最小限に抑える一方で、1つのバックボーンでサポートできるユーザー数を最大化する傾向があります。
さらに、最速の速度を実現するためのチップが入手できない場合も多い。例えば、AMDは 2009年末時点で出荷したどのCPUでも32ビットHyperTransportインターフェースをサポートしていない。加えて、米国の WiMAX サービスプロバイダーは通常、最大で 2009年末時点で4 Mbit/s 。
理論上の最大値に基づいてサービスプロバイダーやインターフェースを選択するのは賢明ではありません。特に商用ニーズにおいてはなおさらです。大規模データセンターが良い例で、インターフェースをサポートするためのポートあたりの価格、消費電力と発熱に関する考慮事項、そしてソリューションの総コストをより重視すべきです。SCSIやイーサネットなどのプロトコルは、当初導入された時よりも桁違いに高速化しているため、インターフェースのスケーラビリティは重要な要素の一つです。これは、後方互換性のない技術への高額な移行を防ぐためです。さらに、こうした移行は、特にベンダーが独自システムへのサポートを放棄した場合など、意図せず、あるいは予期せず発生することが多いという事実も、この点を裏付けています。
慣例 慣例として、バスおよびネットワークのデータレートは、ビット/ 秒 ( bit/s) 、kbit/s ( 10³ bit /s )、Mbit/s ( 10⁶ bit /s )、Gbit/s ( 10⁹ bit / s )、Tbit/s ( 10¹² bit/s ) または バイト/秒 ( B/ s ) 、 kB/s ( 10³ B/s) 、 MB/s ( 10⁶ B/s )、GB/ s ( 10⁹ B /s ) 、TB /s ( 10¹² B/s )のいずれ か で表されます。一般的に、パラレルインターフェースは B/s で、シリアルインターフェースは bit/s で表されます。より一般的に使用される単位 は 、 以下に太字 で示します。
モデム などのデバイスでは、バイト長が8ビットを超える場合があります。これは、各バイトに開始ビットと停止ビットを追加して個別にパディングするためです。以下の数値はこの点を反映しています。イーサネット 、シリアルATA 、PCI Express などの回線コード を使用するチャネルでは、記載されているレートは復号化された信号のものです。
以下の数値は単方向 データレートであり、ベンダーが販促資料などで使用する双方向データレートと異なる場合があります。2つの値が記載されている場合、最初の値は下り 速度、2番目の値は上り速度です。
データ通信では、10進接頭辞 の使用が標準となっている。
帯域幅 以下の数値は、ネットワークまたはバスの種類ごとにグループ化され、各グループ内で帯域幅の低い順から高い順に並べられています。灰色で網掛けされている部分は、既知の実装がないことを示しています。
上記のとおり、記載されている帯域幅はすべて各方向のものです。したがって、双方向同時伝送が可能なデュプレックスインターフェースの場合、記載されている値は シンプレックス (片方向)速度であり、アップストリームとダウンストリームの合計速度ではありません。
インフラストラクチャモードの802.11 ネットワークは半二重通信であり、すべてのステーションが通信媒体を共有します。インフラストラクチャモードまたはアクセスポイントモードでは、すべてのトラフィックはアクセスポイント (AP)を経由する必要があります。そのため、同じアクセスポイント上で通信する2つのステーションは、すべてのフレームを2回送信する必要があります。つまり、送信側からアクセスポイントへ、そしてアクセスポイントから受信側へと送信されます。これにより、実効帯域幅は約半分になります。
アドホックモードの802.11ネットワークは依然として半二重通信ですが、デバイスはアクセスポイントを介さずに直接通信します。このモードでは、すべてのデバイスがアクセスポイントを認識 できるだけでなく、互いを認識できる必要があります。
コンピュータバス
主要バス路線 x LPC プロトコルには高いオーバーヘッドが含まれています。総データレートは毎秒 3330 万 4 ビット転送に相当しますが、 16.67 MB/s )で、最速の転送、ファームウェアの読み取り、 15.63 MB/秒 。次に速いバスサイクルである32ビットISAスタイルのDMA書き込みでは、わずか 6.67 MB/秒 。その他の転送速度は、 2 MB/秒 。[ 45 ]
y 128b/130b 使用するため、各転送の約 1.54% は、インターフェースの両端のハードウェア コンポーネント間でデータを転送する代わりに、エラー検出に使用されます。たとえば、シングル リンク PCIe 3.0 インターフェースの8 Gbit/s が、使用可能な帯域幅は約7.88 Gbit/s 。
z は8b/10b エンコーディングを 使用します。これは、各転送の 20% がインターフェースの両端のハードウェア コンポーネント間でデータを転送する代わりにインターフェースによって使用されることを意味します。たとえば、シングル リンク PCIe 1.0 の転送速度2.5 Gbit/s 2 Gbit/s (250MB/s ) のみです。
w PAM-4 エンコーディングと 256 バイトのFLIT 使用します。そのうち 14 バイトはFEC とCRC 、データ転送ではなく、データ転送速度全体の 5.47% がエラー検出と訂正に使用されます。たとえば、シングルリンクの PCIe 6.0 インターフェイスは、64 Gbit/s 60.5 Gbit/s のみです。
ストレージ a 8b/10bエンコーディング を使用b 64b/66bエンコーディングを使用c 128b/150bエンコーディングを使用
下の表は、PC メモリ モジュールの種類ごとの値を示しています。 これら のモジュールは通常、1 つの回路基板 上に複数のチップをまとめています。SIMM モジュールは、8 ビットまたは 32 ビット幅のインターフェースを介してコンピュータに接続します。RDRAM で使用される RIMM モジュールは、16 ビットまたは 32 ビット幅です。[ 52 ] DIMM モジュールは、64 ビット幅のインターフェースを介してコンピュータに接続します。他のコンピュータ アーキテクチャでは、バス幅が異なるさまざまなモジュールが使用されています。
シングルチャネル構成では、一度に1つのモジュールのみがCPUに情報を転送できます。マルチチャネル構成では、複数のモジュールが同時に並列にCPUに情報を転送できます。FPM 、 EDO 、 SDR 、 およびRDRAMメモリは 、 デュアルチャネル構成では一般的に使用されませんでした。DDRおよびDDR2 メモリは通常、シングルチャネルまたはデュアルチャネル構成で使用されます。DDR3メモリ は、シングル、デュアル、トリプル、およびクワッドチャネル構成で使用されます。マルチチャネル構成のビットレートは、モジュールのビットレート(下記参照)とチャネル数の積です。
a DRAM メモリセルが動作する クロックレートメモリのレイテンシ が 登場するまでは、内部クロックレートの進歩は比較的緩やかだったことに注意してください。DDR/DDR2 /DDR3 、 それぞれ2n / 4n / 8nのプリフェッチバッファ スループットを向上させていますが、内部メモリ速度は前世代とほぼ同じです。
b メーカーやサプライヤーが宣伝するメモリ速度またはクロックレートは、通常このレート(1 GT/s = 1 GHz)を指します。なお、最新のメモリは、DDRバス 。
グラフィックス処理ユニットのRAMRAM メモリ モジュールはグラフィックス処理ユニット でも使用されますが、それらのメモリ モジュールは、特に消費電力が低い点で標準的なコンピュータ メモリとは多少異なり、GPU に特化しています。たとえば、GDDR3は基本的に DDR2 をベースにしています。すべてのグラフィックス メモリ チップは GPU に直接接続されています (ポイント ツー ポイント)。GPU メモリ バスの合計幅は、メモリ チップの数とチップあたりのレーン数によって異なります。たとえば、GDDR5 はデバイス (チップ) あたり 16 または 32 レーンを指定し、GDDR5X はチップあたり 64 レーンを指定します。長年にわたり、バス幅は 64 ビットから 512 ビット、さらにそれ以上に増加しました。たとえば、HBM は 1024 ビット幅です。[ 53 ] この変動性のため、グラフィックス メモリの速度はピンごとに比較されることがあります。上記の 64 ビット モジュールの値と直接比較するために、ここではビデオ RAM を 64 レーン ロットで比較します。これは、32 ビット幅のデバイスの場合、2 つのチップに相当します。 2012年当時、ハイエンドGPUは8個、あるいは12個ものチップを使用し、各チップは32レーンを備え、合計で256ビットまたは384ビットのメモリバス幅を実現していた。1ピンあたりの転送速度が5GT /s以上であることと相まって、こうしたカードは240GB /s以上の転送速度を達成できた。
特定のチップ技術で使用される RAM 周波数は大きく異なります。以下に示す単一の値は、ハイエンド カードの例です。[ 54 ] 多くのカードには複数のチップ ペアが搭載されているため、合計帯域幅はそれに応じて高くなります。たとえば、ハイエンド カードには 8 つのチップが搭載されていることが多く、各チップの幅は 32 ビットなので、そのようなカードの合計帯域幅は、以下に示す値の 4 倍になります。
デジタルビデオ相互接続 記載されているデータレートは、映像ソース(ビデオカードなど)から受信デバイス(モニターなど)までのデータレートのみです。帯域外信号チャネルおよび逆方向信号チャネルは含まれていません。
a 8b/10bエンコーディングを 使用(コーディングオーバーヘッド20%) b 16b/18bエンコーディングを使用(オーバーヘッド11%) c 128b/132bエンコーディングを使用(オーバーヘッド3%)
注記 ↑ モールス信号は、26 種類のアルファベット、10 種類の数字、および 1 つの単語間ギャップの平文シンボルを伝送できます。37 種類のシンボルを伝送するには、5.21ビット の情報が必要です (2 5.21 = 37)。熟練したオペレーターがベンチマーク「PARIS」と単語間ギャップ (31.26ビットに相当) を 40 wpm でエンコードすると、20.84 ビット/秒 相当の速度で動作します。 ↑ WPM(Words per minute)は、「PARIS」という単語が1分間に転送される回数です。厳密に言えば、このコードは5進数で、要素間、文字間、単語間のギャップを考慮し、1単語あたり50個のバイナリ要素(ビット)になります。単語間のギャップを含めて文字数を数えると、1単語あたり6文字、つまり1分あたり240文字となり、最終的には1秒あたり4文字になります。 1 2 3 4 5 6 7 8 9 10 すべてのモデムは、1 スタート ビット、8 データ ビット、パリティなし、1 ストップ ビット (110 ボー モデムの場合は 2 ストップ ビット) でシリアル動作していると誤って想定されています。そのため、現在モデムは 8 ビット バイトあたり 10 ビット (110 ボー モデムの場合は 11 ビット) の送信で誤って計算されています。シリアル ポートはほぼ常にモデムの接続に使用され、データ レートは同等ですが、プロトコル、変調、およびエラー訂正は完全に異なります。 1 2 3 56Kモデム :V.90とV.92は、プロトコルシグナリングのオーバーヘッドがわずか5%です。最大容量は、接続の上流側(サービスプロバイダ側)がデジタル、つまりDS0チャネルの場合にのみ達成できます。↑ ISDN 設備の有効総帯域幅は、複数のチャネルを使用するため、通常、単一チャネルで表示されるレートよりも高くなります。基本レートインターフェイス (BRI) は、2 つの「B」チャネルと 1 つの「D」チャネルを提供します。各 B チャネルは64 kbit/s の 帯域幅を提供し、「D」チャネルはシグナリング (通話設定) 情報を伝送します。B チャネルはボンディングして128 kbit/s の データレートを提供できます。プライマリレートインターフェイス (PRI) は、地域で E1 (ヨーロッパ、世界) または T1 (北米) ベアラを使用するかどうかによって異なります。E1 地域では、PRI は 30 個の B チャネルと 1 つの D チャネルを伝送します。T1 地域では、PRI は 23 個の B チャネルと 1 つの D チャネルを伝送します。D チャネルは、2 つのインターフェイスで異なる帯域幅を持ちます。 ↑ ほとんどの通信事業者は最大9600ビット/秒までしかサポートしていません ↑ SDSLは様々な速度で利用可能です。 ↑ ADSL接続のスループットは、構成によって 64kbit/s から数Mbit/sまで変動します。ほとんどの場合、2Mbit/s 未満です。一部のADSLおよびSDSL接続はT1よりも高いデジタル帯域幅 を備えていますが、速度は保証されておらず、システムが過負荷になると低下します。一方、T1タイプの接続は通常保証されており、競合率はありません。 ↑ 衛星インターネットは帯域幅は広いものの、モデム、衛星、ハブ間の距離が離れているため遅延も大きくなります。衛星接続は一方通行で、下りトラフィックはすべて衛星で処理され、上りトラフィックは56KモデムやISDNなどの地上回線で処理されます。 ↑ FireWireはTCP/IPをネイティブにサポートしており、2つのノードを接続する際にイーサネットの代替としてよく使用されます。 [ 23 ] ↑ FWとGiganetのデータレート比較では、FWのオーバーヘッドが低いため、スループットはGiganetとほぼ同じであることが示されています。 [ 24 ] 1 2 3 4 PCI Express 1.0/2.0 レーンは8b/10b エンコーディング方式を使用することに注意してください。 1 2 3 PCIe 2.0は、バス規格の帯域幅を2.5 GT/sから5 GT/s 1 2 3 4 5 6 PCIe 3.0は帯域幅を5 GT/sから8 GT/sに増加させ、128b-130bエンコーディングに切り替えます。 ↑ SCSI-1、SCSI-2、SCSI-3は信号伝送プロトコルであり、特定の伝送速度を明示的に示すものではありません。SCSI-1およびSCSI-2では低速SCSIが存在します。高速伝送にはSCSI-2以降が使用されます。 ↑ 最小オーバーヘッドは、1024バイトのユーザーデータあたり、L1/L2で38バイト、AoEで14バイトです。 ↑ 最小オーバーヘッドは、1460バイトのユーザーデータあたり、L1/L2が38バイト、IPが20バイト、TCPが20バイトです。 1 2 3 4 5 6 ファイバーチャネル 1GFC、2GFC、4GFC は8b/10b エンコーディング方式を使用します。64B /66B エンコーディング方式を使用するファイバーチャネル 10GFC は、1GFC、2GFC、4GFC とは互換性がなく、スイッチ間の相互接続にのみ使用されます。 1 2 最小オーバーヘッドは、8192バイトのユーザーデータあたり、L1/L2で38バイト、AoEで14バイトです。 1 2 3 最小オーバーヘッドは、8960バイトのユーザーデータあたり、L1/L2が38バイト、IPが20バイト、TCPが20バイトです。 1 2 3 4 5 6 SATAとSASは8b/10bエンコーディング方式を使用します。 1 2 最小オーバーヘッドは、2048 バイトのユーザーデータあたり 38 バイトの L1/L2、36 バイトの FC です。 ↑ コモドール・インターナショナル による IEEE-488 の独自シリアル版
参考文献 ↑ Jindal, RP ( 2009). 「 ミリビットからテラビット毎秒、そしてその先へ ― 60年以上にわたるイノベーション」。 2009年第2回電子デバイスおよび 半導体技術に関する国際ワークショップ 。pp. 1–6。doi : 10.1109 / EDST.2009.5166093。ISBN 978-1-4244-3831-0 S2CID 25112828 .原始文明がミリビット/秒で送った狼煙から始まる ↑ 「人間の音声は普遍的な伝送速度を持つ可能性がある:毎秒39ビット」 。science.org 。2019年9月4日 。 2022年6月24日 閲覧 。 ↑ ジョン・ロウ(2012年9月)、 「WWVB放送フォーマットの改良版 (PDF)」 ↑ WWVB電波時計:製造業者と消費者のための推奨事項(2009年版) (PDF) 、 2016年12月21日に オリジナル (PDF)からアーカイブ済み ↑ TTYはASCII ではなくBaudotコード を使用します。これは1文字あたり8ビットではなく5ビットを使用し、さらに1つのスタートビットと約1.5ストップビット(送信される1文字あたり合計7.5ビット)を追加します。 ↑ 「ITU-T勧告データベース」 。 ↑ 「字幕付きテレビの簡単な歴史」 。www.ncicap.org 。 2011年7月19日に オリジナル からアーカイブ済み。 1 2 モデムの種類とタイムライン 、Daxal Communications、2003年12月16日、 2008年10月8日に オリジナルからアーカイブ、 2009年4月16日 取得 1 2 3 4 5 6 7 「ITU-T勧告:Vシリーズ:電話網を介したデータ通信」 。ITU。 ↑ マッセイ、デイビッド (2006年7月4日)、 「電気通信のタイムライン」 、 電話の賛辞 、 2009年4月16日取得 ↑ Adam.com.au ↑ 「勧告G.991.1(10/98)」 。ITU。 1 2 DOCSIS 1.0 ( 2006年6月13日に Wayback Machineに アーカイブ) は、1995~1996年頃に初めて利用可能になった技術を含み、その後非常に広く普及しました。 DOCSIS 1.1 (2006年6月13日にWayback Machine に アーカイブ) は、セキュリティの改善とサービス品質 (QoS) を導入しています。 1 2 DOCSIS 2.0仕様 は、対称 サービスのアップストリームスループットを向上させます。 ↑ 「G.983.2」 。ITU。 1 2 DOCSIS 3.0 ( 2006年6月19日にWayback Machine に アーカイブ)には、チャネルボンディング とIPv6 のサポートが含まれています。 ↑ 「G.984.4 : ギガビット対応パッシブ光ネットワーク (G-PON)」 。ITU。 ↑ DOCSIS 3.1 ( 2015年3月13日にWayback Machine に アーカイブ)は現在Cablelabs Consortiumによって開発中です ↑ 「G.987 :10ギガビット対応パッシブ光ネットワーク(XG-PON)システム」 。ITU。 ↑ 「G.989 :40ギガビット対応パッシブ光ネットワーク(NG-PON2)」 。ITU。 ↑ 「G.9804.1 :高速パッシブ光ネットワーク」 。ITU。 1 2 「MoCA 1.1 は同軸ケーブルのスループットをMoCA 1.0 仕様で提供される100 Mbit/sに対して175 Mbit /s に向上します。」 ↑ Tweaktown.com ↑ Unibrain.com 2008年2月7日時点のアーカイブ(Wayback Machine) 1 2 3 4 5 6 7 8 9 10 11 12 13 InfiniBand SDR、DDR、およびQDRは、 8b/10bエンコーディング方式を使用します。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 InfiniBand FDR-10、FDR、EDR は 64b/66b エンコーディング方式を使用 し ます 。 1 2 3 4 Lee, Bill. 「マーケティングワーキンググループ議長」 . IBTAブログ . IBTA. 2018年6月25日の オリジナルからアーカイブ済み。 2018年 6月25日 取得 。 ↑ Macの歴史 ↑ VAW: Apple IIgsの仕様( 2011年1月10日にWayback Machine に アーカイブ済み) ↑ 「I2Cの35年を経て、I3Cが機能と性能を向上|センサーとMEMS」 。eecatalog.com 。 2019 年6月26日 取得 。 ↑ Zorro II バスは、転送される 16 ビットのデータごとに 4 クロックを使用します。詳細については、 Wayback Machine に 2012 年 7 月 16 日に アーカイブされたZorro III の技術仕様を参照してください。 ↑ 日本版ウィキペディアの記事 、初期のNEC PC-9800シリーズおよび互換機で使用されたバス↑ STD 32バス仕様書および設計者向けガイド ↑ 日本版ウィキペディアの記事 、NEC PC-9800シリーズ後期および互換システムで使用されたバス↑ RISC System/6000 POWERstation/POWERserver 580 ↑ ローカルエリアネットワークニュースレター、ポール・ポリシュク著、1992年9月、7ページ(VMEbusの後、PCIへの切り替え前に、ソニーNeWSおよびNEC UP4800ワークステーション、NEC EWS4800サーバーで使用されていたAPbus) ↑ 日本のウィキペディア記事 、NEC PC-9821シリーズで使用されているバス↑ Zorro III バスの設計者である Dave Haynie氏は、 この投稿で、Zorro III バスの理論上の最大値はZorro III 技術仕様書の第 5 章 に記載されているタイミング情報から導き出せると主張しています。2012年 7 月 16 日にWayback Machine に アーカイブされました。↑ Zorro III バスの設計者である Dave Haynie 氏は、この投稿で、Zorro III は非同期バスであるため、従来の MHz 定格は存在しないと述べています。理論上の最大 MHz 値は、 Wayback Machine に 2012 年 7 月 16 日に アーカイブされたZorro III 技術仕様書 に詳述されているタイミング制約を調べることで導き出すことができ、約 37.5 MHz になるはずです。既存の実装でこのレベルに達するものはありません。 ↑ Zorro III バスの設計者である Dave Haynie 氏は、この投稿で Zorro III の最大バーストレートが 150 MB/s であると主張しています。 ↑ Born, Eric (2017年6月8日). 「PCIe 4.0仕様がついに発表、16 GT/sに対応」 . 技術レポート. 2018年 2月21日 取得 . ↑ スミス、ライアン。 「PCI-SIGがPCIe 5.0仕様を最終決定:x16スロット で 64GB/秒に到達」 。www.anandtech.com 。 2019年5月29日の オリジナル からアーカイブ。 2019年6月26日 取得 。 ↑ 「PCI Express 6.0仕様が確定:X16スロットで128GBpsに到達」 。 2022年1月11日に オリジナル からアーカイブされました。 ↑ 「NVIDIA Blackwellアーキテクチャ技術概要」 。NVIDIA 。 2026年3月29日 取得 。 ↑ Intel LPCインターフェース仕様1.1 ↑ 「CCOM - Diskettenlaufwerke und Festplatten」 。 1 2 3 FireWire (IEEE 1394b) は8b/10b エンコーディング方式を使用します。 ↑ デント、スティーブ(2017年7月26日)。 「USB 3.2は同じポートで接続速度を2倍にする」 。Engadget 。 2017年 7月26日 取得 。 ↑ 「VITA - オンラインストア製品」 。www.vita.com 。 2022年3月23日 取得 。 ↑ Shilov, Anton. "USB4仕様発表:40Gbps USBにThunderbolt 3プロトコルを採用" . www.anandtech.com . 2019年3月4日の オリジナルからアーカイブ済み。 2019年6月26日 取得 。 ↑ 「USBプロモーターグループがUSB4®バージョン2.0を発表」 。www.businesswire.com ( プレスリリース)。2022年9月。 2022年9月1日 取得 。 ↑ 「RDRAMメモリアーキテクチャ」 。 ↑ AMDグラフィックス処理ユニットの比較 ↑ Nvidiaグラフィックス処理ユニットの比較 ↑ 「グラフィックス ダブル データ レート (GDDR5) SGRAM 標準 JESD212C」 。JEDEC。2016-02-01。2016-08-10 に 取得 。 ↑ 「グラフィックス ダブル データ レート (GDDR5X) SGRAM 標準 JESD232」 。JEDEC。2015-11-01。2016-08-10 に 取得 。 ↑ 「PAM4でI/Oパフォーマンスを2倍に - Micron がGDDR6Xを革新しグラフィックスメモリを高速化」 。Micron 。 2020年 9月11日 取得 。 1 2 Shilov, Anton (2016年1月20日). 「JEDECがHBM2仕様を公開」 . Anandtech. 2016年1月21日の オリジナルからアーカイブ済み 。 2017年 5月16日 取得。 1 2 3 Harding, Scharon (2021年4月15日). 「HBM、HBM2、HBM2Eとは?基本的な定義」 . Tom's Hardware . 2022年 5月4日 取得 . 1 2 Prickett Morgan, Timothy (2022年4月6日). 「HBM3ロードマップは始まったばかりです」 . TheNextPlatform . 2022年 5月4日 取得。 ↑ 「高帯域幅メモリ(HBM4)DRAM | JEDEC」 。www.jedec.org 。 2026年3月29日 取得 。 ↑ 高解像度オーディオ仕様、改訂版1.0a、2010年 ↑ Videsignline.com、パネルディスプレイのインターフェースと帯域幅:TTL、LVDS、TDMSからDisplayPortまで ↑ "HDMI 1.3. What you need to know.htm" . Octavainc.com . 2008年12月5日の オリジナルからアーカイブ済み . 2008年10月20日 取得 . 1 2 3 DisplayPort 技術概要 ( 2011年7月26日にWayback Machine に アーカイブ済み、2010年5月) ↑ "HDMI.org" 。 2018年2月22日に オリジナルからアーカイブ済み 。 2008年10月20日 に取得。 ↑ "HDMI.org" 。 2019年1月5日に オリジナルからアーカイブ済み 。 2013年11月7日 に取得。 ↑ "HDMI.org" 。 2017年1月6日に オリジナルからアーカイブ済み 。 2017年1月10日 に取得。 ↑ 「VESAがDisplayPort 2.1仕様をリリース」 。2022年10月17日。 2022年11月23日の オリジナル からアーカイブ。 2023年1月19日 取得 。 ↑ "hdmiforum.org" . 2025年6月25日。 2025年6月26日の オリジナルからアーカイブ済み 。 2025年7月2日 に取得。
外部リンク 相互接続速度の比較 LTEカテゴリー1 LTEカテゴリー2 スピードへの渇望:理論上の帯域幅比較– デジタル帯域幅を示すグラフ。Digital Silence、2004年(アーカイブ)。