FO4

デジタル エレクトロニクスでは、ファンアウト 4 は、デジタルCMOSテクノロジで使用される時間の測定値です。ファンアウトが 4 のコンポーネントのゲート遅延です。

ファンアウト = C_負荷/ C入力、ここ _で

C_負荷=検討中の論理ゲートによって駆動される合計 MOSゲート容量

C _in = 検討中の論理ゲートのMOSゲート容量

遅延メトリックとして、1 つの FO4 は、それ自体より 4 倍小さいインバータによって駆動され、それ自体より 4 倍大きいインバータを駆動するインバータの遅延です。入力信号の立ち上がり/立ち下がり時間は遅延と出力負荷に影響するため、両方の条件が必要です。

FO4 は一般に遅延メトリックとして使用されます。これは、このような負荷が、大きな負荷を駆動するテーパード バッファの場合や、遅延が最小になるようにサイズ設定されたロジック パスの任意のロジック ゲートで一般的に見られるためです。また、ほとんどのテクノロジでは、このようなバッファの最適なファンアウトは通常 2.7 から 5.3 の範囲です。^[1]

ファンアウト 4 は、次のように述べられる標準的な問題に対する答えです。固定サイズのインバーター (固定サイズの大きな負荷に比べて小さい) が与えられた場合、大きな負荷を駆動する際の遅延を最小限に抑えます。計算を行うと、負荷が N 個のインバーターのチェーンで駆動され、各インバーターが前のインバーターの約 4 倍の大きさである場合に、遅延が最小になることが示されます。つまり、N は log ₄ (C _load /C _in )です^{[引用が必要]}。

寄生容量（ドレイン拡散容量と配線容量）がない場合、結果は「e のファンアウト」（ここでは N ~ ln(C _load /C _in )）になります。

負荷自体が大きくない場合、連続するロジック ステージでファン アウト 4 スケーリングを使用するのは意味がありません。このような場合、最小サイズのトランジスタの方が高速になる可能性があります。

スケーリングされたテクノロジは本質的に高速であるため (絶対的に)、ファンアウト 4 を基準として使用して回路のパフォーマンスをより公平に比較​​できます。たとえば、2 つの 64 ビット加算器があり、1 つは 0.5 μm テクノロジで実装され、もう 1 つは 90 nm テクノロジで実装されている場合、回路とアーキテクチャの観点から、レイテンシが少ないという理由だけで 90 nm 加算器の方が優れていると言うのは公平ではありません。90 nm 加算器が高速なのは、本質的に高速なデバイスのためだけかもしれません。加算器のアーキテクチャと回路設計を比較するには、各加算器のレイテンシを 1 つの FO4 インバータの遅延に正規化する方が公平です。

技術のFO4時間はRC時間定数τの5倍であるため、5·τ = FO4となる。^[2]

パイプラインが長くステージ遅延の少ない高周波CPUの例: IBM Power6はサイクル遅延が13 FO4の設計となっている。^{[3] Intelの}Pentium 4の3.4GHzのクロック周期は16.3 FO4と推定されている。 ^[4]

• 論理的な努力
• ファンイン

• 論理的努力の再考
• FO4 メトリックの再検討 // RWT、2002 年 8 月 15 日
• David Harris、論理的努力に関するスライド – FO4 インバータを使用した設計の簡潔な例付き (p. 19)。
• MS Hrishikesh、パイプライン ステージあたりの最適なロジック深度は 6 ～ 8 FO4 インバータ遅延です // ACM SIGARCH コンピュータ アーキテクチャ ニュース。第 30 巻、第 2 号。IEEE コンピュータ ソサエティ、2002 年