Loading article…
EDVACに関する報告書の初稿 （一般に「初稿」と略される）は、ジョン・フォン・ノイマンによって書かれ、機密扱いのENIACプロジェクトのセキュリティ責任者であったハーマン・ゴールドスタインによって1945年6月30日に配布された、未完成の101ページの文書である。この文書には、プログラム内蔵方式を用いたコンピュータの論理設計に関する最初の公開された記述が含まれており、これはフォン・ノイマン・アーキテクチャとして知られるようになった。しかし、フォン・ノイマンがENIACの主要エンジニアであるジョン・モークリーとJ・プレスパー・エッカートといった他の貢献者の名前を挙げなかったため、この名称は物議を醸している。
フォン・ノイマンはニューメキシコ州ロスアラモスへ列車で通勤中に手書きで報告書を書き、その手書きのメモをフィラデルフィアに郵送した。ゴールドスタインは報告書をタイプして複製させた。タイプされた報告書の日付は6月30日だが、最初の草稿24部は5日前の6月25日にEDVACプロジェクトに深く関わる人々に配布された。報告書への関心は世界中に広がり、ケンブリッジ大学のモーリス・ウィルクスは、報告書の内容に感銘を受けたことが、 1946年夏にムーア・スクールの講演のために米国へ渡航する決意のきっかけになったと述べている。
フォン・ノイマンは、「超高速自動デジタル計算システム」の詳細な設計について述べている。彼はそれを6つの主要なサブディビジョンに分けている。中央演算部（CA）、中央制御部（CC）、メモリ（M）、入力（I）、出力（O）、そして（低速の）外部メモリ（R）（パンチカード、テレタイプテープ、磁気ワイヤー、スチールテープなど）である。
CAは加算、減算、乗算、除算、平方根を実行します。対数や三角関数などのその他の数学演算は、表参照と補間（場合によっては2次補間）によって行われます。乗算と除算は対数表で実行できますが、表を十分に小さく保つためには補間が必要となり、そのためには乗算が必要になりますが、精度は低下する可能性があります。
数値はバイナリ表記で表されます。彼は、27 のバイナリ数字 (彼は 1948 年にクロード・シャノンが作った「ビット」という用語は使用していません) で十分 (8 桁の精度が得られる) と見積もっていますが、符号ビットと数値と順序を区別するためのビットを追加して 30 ビットの数値に切り上げ、マイナー サイクルと呼ばれる 32 ビットのワードになります。減算を簡略化するために2 の補数演算が使用されます。乗算と除算については、バイナリの小数点を符号ビットの後に置くことを提案しており、これはすべての数値が −1 から +1 の間[ a ]として扱われることを意味し、したがって計算問題はそれに応じてスケーリングする必要があります。
リレーではなく真空管を使用する理由は、真空管は1マイクロ秒で動作できるのに対し、リレーは10ミリ秒で動作するためである。
フォン・ノイマンは（第5.6節で）コンピュータをできるだけシンプルに保ち、演算の重複による性能向上を試みることを避けるよう提案している。算術演算は2進数1桁ずつ実行することとし、2進数2桁の加算には1マイクロ秒かかると見積もっており、したがって30ビットの乗算は約30 2マイクロ秒、つまり約1ミリ秒で済むはずであり、当時利用可能だったどのコンピュータよりもはるかに高速であると述べている。
フォン・ノイマンの設計は、生物学的ニューロンをモデルとした「E要素」と呼ばれるものを使用して構築されていますが、[ 1 ] [ 2 ]真空管1本または2本を使用して構築できるデジタルデバイスであるとフォン・ノイマンは述べています。現代の用語で言えば、彼の最も単純なE要素は、1つの入力が反転された（抑制入力）2入力ANDゲートです。入力が多いE要素には関連する閾値があり、抑制線（唯一の）がパルスされていない限り、正の入力信号の数が閾値に達するか超えると出力を生成します。入力が多いE要素は最も単純なバージョンから構築できると彼は述べていますが、必要な真空管の数が少なくなるため、真空管回路として直接構築することを提案しています。
これらのE要素から、より複雑な機能ブロックを構築します。彼は、これらのE要素を使用して、加算、減算、乗算、除算、平方根の回路、2状態メモリブロック、制御回路を構築する方法を示しています。彼はブール論理の用語は使用していません。
回路は、真空管発振器（水晶発振器を含む場合もある）から得られるマスターシステムクロックと同期するように設計されている。彼の論理図には、同期設計では時間遅延を考慮する必要があるため、単位時間遅延を示す矢印記号が含まれている。彼は、1マイクロ秒で電気パルスが300メートル移動するため、10⁸サイクル/秒（100MHz ）などのはるかに高いクロック速度になるまでは、配線の長さは問題にならないと指摘している。
エラー検出と訂正の必要性については言及されているが、詳細な説明はない。
フォン・ノイマン・アーキテクチャと名付けられた重要な設計概念は、数値（データ）と順序（命令）の両方を含む均一なメモリである。
「この装置には相当なメモリ容量が必要である。このメモリの様々な部分は、性質が多少異なり、目的も大きく異なる機能を果たす必要があるように見えるが、それでもメモリ全体を一つの器官として扱い、上述の様々な機能のためにその構成要素を可能な限り互換性のあるものにしたいという誘惑に駆られる。」（第2.5節）
「CCが受け取る命令はMから、つまり数値データが保管されているのと同じ場所から送られてくる。」(第14.0節)
フォン・ノイマンは、常微分方程式や偏微分方程式、ソート、確率実験など、いくつかの種類の数学的問題に基づいて必要なメモリ量を推定した。これらのうち、2次元＋時間の偏微分方程式が最も多くのメモリを必要とし、3次元＋時間は当時の技術では処理できない範囲であった。彼は、メモリがシステムの最大の構成要素になると結論付け、設計目標として32ビットのマイナーサイクル（ワード）を8,192個提案し、そのうち2,048個がまだ有用であるとした。彼は、数百個のマイナーサイクルでプログラムの格納には十分であると推定した。
彼は、遅延線とアイコノスコープ管という2種類の高速メモリを提案している。各マイナーサイクルは単位としてアドレス指定される（ワードアドレッシング、第12.8節）。命令は順次実行され、メモリ内の別の位置に切り替えるための特別な命令（ジャンプ命令）が用いられる。
遅延線メモリ内のバイナリ数字は、遅延線を通過して先頭にフィードバックされます。遅延線内のデータにアクセスすると、目的のデータが再び来るまで待機する時間的なペナルティが発生します。これらのタイミングの問題を分析した後、彼は遅延線メモリを256個の遅延線「オルガン」（DLA）に編成することを提案しました。各オルガンは1024ビット、つまり32個のマイナーサイクル（メジャーサイクルと呼ばれる）を格納します。メモリへのアクセスでは、まずDLA（8ビット）を選択し、次にDLA内のマイナーサイクル（5ビット）を選択するため、合計13ビットのアドレスが使用されます。
アイコノスコープのメモリについて、彼は管面上の各走査点がコンデンサであり、コンデンサは1ビットを記憶できることを認識している。非常に高精度の走査が必要であり、メモリの持続時間は短く、おそらく1秒程度であるため、定期的に再コピー（リフレッシュ）する必要がある。
第14.1節で、フォン・ノイマンは命令のフォーマットを提案し、それをコードと呼んでいます。命令の種類には、基本的な算術演算、CAとM間のマイナーサイクルの移動（現代の用語で言えばワードロードとストア）、前の演算の符号に基づいて2つの数値のうち1つを選択する命令( s )、入力と出力、CCを別のメモリ位置に転送する命令（ジャンプ）などがあります。彼は、さまざまな命令の種類に必要なビット数を決定し、次のワードがオペランドとなる即値命令を提案し、将来的にアドレス指定可能なメモリを増やすため、またその他の特定されていない目的のために、命令フォーマットに余剰ビットを残しておくことの望ましさについて議論しています。マイナーサイクルに複数の命令を格納する可能性についても議論されていますが、そのアプローチにはあまり賛成していません。命令の表は提供されていますが、最初の草稿には入力命令と出力命令に関する議論は含まれていませんでした。
この報告書の発行と配布は、EDVAC設計チームの各派閥間の激しい対立の原因となった。理由は2つある。[ 3 ] 第一に、この報告書は後にEDVAC特許出願の1年以上前に公開された情報とみなされ、結果として最終的な特許が無効になった。第二に、EDVAC設計チームの一部メンバーは、プログラム内蔵方式の概念はフォン・ノイマンがコンサルタントとして活動する以前のペンシルベニア大学ムーア電気工学部での会議から生まれたものであり、第一草稿に示されている作業の多くは、議論された概念をフォン・ノイマンが精通していた形式論理の言語に翻訳したに過ぎないと主張した。そのため、フォン・ノイマンとゴールドスタインが第一草稿の著者として他の人物を記載しなかったため、功績はフォン・ノイマン一人に帰せられることになった。（マシュー効果とスティグラーの法則を参照。）