Loading article…
フィールドプログラマブルアナログアレイ（FPAA）は、計算アナログブロック（CAB）[1] [2]と、これらのブロック間の相互接続を含む集積回路デバイスであり、フィールドプログラマビリティを提供します。デジタル版のFPGAとは異なり、このデバイスは電流モードデバイスまたは電圧モードデバイスであるため、汎用性よりもアプリケーション主導型になる傾向があります。電圧モードデバイスの場合、各ブロックには通常、オペアンプと、プログラム可能な構成の受動部品が含まれています。ブロックは、たとえば、加算器または積分器として機能します。
FPAA は通常、連続時間モードと離散時間モードのいずれかで動作します。
- 離散時間デバイスには、システム サンプル クロックがあります。スイッチド キャパシタ設計では、すべてのブロックが、半導体スイッチとキャパシタで構成されるサンプル アンド ホールド回路を使用して入力信号をサンプリングします。これにより、他の多くのブロックにルーティングできるプログラム可能なオペアンプセクションに信号が供給されます。この設計では、より複雑な半導体構造が必要です。代替のスイッチド カレント設計では、構造が単純で入力キャパシタが不要ですが、精度が低く、ファンアウトも小さくなります。つまり、後続のブロックを 1 つしか駆動できません。両方のタイプの離散時間デバイスでは、設計段階で、スイッチング ノイズ、システム サンプル レートでのエイリアシング、およびサンプル レートによって制限される帯域幅を補正する必要があります。
- 連続時間デバイスは、フル帯域幅で動作できるトランジスタまたはオペアンプのアレイのように動作します。コンポーネントは、構成可能なスイッチのアレイを介して特定の配置で接続されます。回路設計中は、スイッチマトリックスの寄生インダクタンス、静電容量、およびノイズの影響を考慮する必要があります。
現在、FPAA の製造業者は非常に少なく、オンチップ リソースはFPGAと比較すると依然として非常に限られています。このリソース不足は、研究者によって研究の制限要因として頻繁に挙げられます。
歴史
FPAAという用語は、1991年にLeeとGulakによって初めて使用されました。[3]彼らは、ルーティングネットワークを介して接続され、デジタル的に構成されるCABの概念を提唱しました。その後、1992年[要出典]と1995年[4]に、オペアンプ、コンデンサ、抵抗器を含めてこの概念をさらに詳しく説明しました。この最初のチップは1.2μm CMOSテクノロジーを使用して製造され、80mWの消費電力で20kHzの範囲で動作します。
Pierzchalaらは、電子的にプログラム可能なアナログ回路（EPAC）という同様の概念を発表しました。[5]これは単一の積分器のみを備えています。しかし、彼らは帯域幅の制限を回避するために、 ローカル相互接続アーキテクチャを提案しました。
再構成可能なアナログ信号プロセッサ（RASP）とその2番目のバージョンは、2002年にHallらによって導入されました。[6] [7]彼らの設計では、2次バンドパスフィルタや4×4ベクトル行列乗算器などの高レベル要素がCABに組み込まれました。そのアーキテクチャのため、約100kHzに制限されており、チップ自体は独立した再構成をサポートできません。
2004年にヨアヒム・ベッカーはOTA（オペレーショナル・トランスコンダクタンス・アンプ）の並列接続を取り上げ、六角形のローカル相互接続アーキテクチャでの使用を提案しました。 [8]このアーキテクチャではルーティングネットワークが不要になり、周波数応答を向上させる信号パスの切り替えが不要になりました。
2005年、ファビアン・ヘンリシはヨアヒム・ベッカーと協力し、最大FPAA帯域幅を2倍にする切り替え可能で反転可能なOTAを開発しました。[9]このコラボレーションにより、 0.13μm CMOSテクノロジーで初めて製造されたFPAAが誕生しました。
2016年にジョージア工科大学のジェニファー・ハスラー博士は、アナログ技術を使用して前例のない電力とサイズの削減を実現するFPAAシステムをチップ上に設計しました。[10]
参照
- フィールドプログラマブル RF – フィールドプログラマブル無線周波数デバイス
- CPLD : 複合プログラマブルロジックデバイス
- PSoC : プログラマブル システムオンチップ
- NoC : チップ上のネットワーク
- ネットワークアーキテクチャ
参考文献
- ^ Hall, Tyson; Twigg, Christopher; Hassler, Paul; Anderson, David (2004). 「フローティングゲート FPAA の要素のアプリケーション パフォーマンス」2004 IEEE 国際回路およびシステム シンポジウム (IEEE Cat. No.04CH37512) 。pp . 589–592。doi :10.1109/ ISCAS.2004.1329340。ISBN 0-7803-8251-X.S2CID 17212868 。
- ^ Baskaya, F.; Reddy, S.; Sung, Kyu Lim; Anderson, DV (2006 年 8 月)。「大規模フローティングゲート フィールドプログラマブル アナログ アレイの配置」IEEE Transactions on Very Large Scale Integration (VLSI) Systems。14 ( 8 ): 906–910。doi :10.1109/ TVLSI.2006.878477。S2CID 16583629 。
- ^ EKF Lee、PG Gulak (1991 年 12 月)。「CMOS フィールドプログラマブルアナログアレイ」。IEEE Journal of Solid-State Circuits。26 ( 12 ): 1860–1867。Bibcode :1991IJSSC..26.1860L。doi :10.1109/4.104162。S2CID 5323561 。
- ^ Lee, EKF; Gulak, PG (1995). 「トランスコンダクタベースのフィールドプログラマブルアナログアレイ」. Proceedings ISSCC '95 - International Solid-State Circuits Conference . pp. 198–199. doi :10.1109/ISSCC.1995.535521. ISBN 0-7803-2495-1. S2CID 56613166。
- ^ Pierzchala, E.; Perkowski, MA; Van Halen, P.; Schaumann, R. (1995). 「フィールドプログラマブルアナログアレイ用電流モードアンプ/積分器」Proceedings ISSCC '95 - International Solid-State Circuits Conference . pp. 196–197. doi :10.1109/ISSCC.1995.535520. ISBN 0-7803-2495-1. S2CID 60724962。
- ^ Hall, Tyson S.; Hasler, Paul; Anderson, David V. (2002). 「フィールド プログラマブル アナログ アレイ: フローティング ゲート アプローチ」. フィールド プログラマブル アナログ アレイ: フローティング ゲート アプローチ. コンピュータ サイエンスの講義ノート. 第 2438 巻. pp. 424–433. doi :10.1007/3-540-46117-5_45. hdl :1853/5071. ISBN 978-3-540-44108-3. S2CID 596774。
- ^ Hall, TS; Twigg, CM; Gray, JD; Hasler, P.; Anderson, DV (2005). 「アナログ信号処理のための大規模フィールドプログラマブルアナログアレイ」. IEEE Transactions on Circuits and Systems I: Regular Papers . 52 (11): 2298–2307. doi :10.1109/TCSI.2005.853401. S2CID 1148361.
- ^ 「デジタル的に再構成可能なGMセルで構成される連続時間フィールドプログラマブルアナログアレイ（FPAA）」CiteSeerX 10.1.1.444.8748。 [説明が必要]
- ^ 「186MHz GBW を備えた 0.13 μm CMOS の連続時間六角形フィールドプログラマブルアナログアレイ」。CiteSeerX 10.1.1.444.8748。 [説明が必要]
- ^ Suma George、Sihwan Kim、Sahil Shah、Jennifer Hasler、Michelle Collins、Farhan Adil、Richard Wunderlich、Stephen Nease、Shubha Ramakrishnan (2016 年 6 月)。「プログラム可能で構成可能な混合モード FPAA SoC」。IEEE Transactions on Very Large Scale Integration (VLSI) Systems。24 ( 6): 2253–2261。doi : 10.1109 /TVLSI.2015.2504119。S2CID 14027246 。
外部リンク
- 「FPGA に対するアナログの回答が一般大衆にこの分野を開放」Sunny Bains、EE Times、2008 年 2 月 21 日。第 1510 号。
- 「フィールド プログラマブル アナログ アレイ」Tim Edwards、ジョンズ ホプキンス大学プロジェクト、1999 年。
- 「フィールド プログラマブル アナログ アレイ」Joachim Becker 他、フライブルク大学、マイクロシステム工学部。Hex FPAA 研究プロジェクト。
- [1] Anadigmのフィールドプログラマブルアナログアレイ（FPAA）
- 「統合計算エレクトロニクス（ICE）研究所」 ジョージア工科大学プロジェクト