EDAソフトウェアの比較

このページは、今日、ほぼすべての電子機器の設計に使用されている電子設計自動化(EDA) ソフトウェア の比較です。現代の電子機器は、コンピューターの助けなしには設計できないほど複雑です。電子機器は、集積回路(IC)、プリント回路基板(PCB)、フィールド プログラマブル ゲート アレイ(FPGA)、またはそれらの組み合わせで構成されます。集積回路は、デジタル回路とアナログ回路の組み合わせで構成される場合があります。これらの回路には、トランジスタ、抵抗器、コンデンサ、またはアナログ ニューラル ネットワーク、アンテナ、ヒューズなどの特殊なコンポーネントの組み合わせが含まれます。

これらの電子デバイスの設計は、一般的に高レベルから低レベルの抽象化へと進みます。FPGA の場合、低レベルの記述はゲート アレイにフラッシュされるバイナリ ファイルで構成されますが、集積回路の場合、低レベルの記述はファウンドリ内でリソグラフィに使用されるマスクを記述するレイアウト ファイルで構成されます。

各設計ステップには専用のツールが必要であり、これらのツールの多くは複数の種類の電子回路の設計に使用できます。たとえば、高レベルデジタル合成用のプログラムは通常、IC デジタル設計と FPGA プログラミングの両方に使用できます。同様に、回路図キャプチャおよびアナログシミュレーション用のツールは通常、IC アナログ設計と PCB 設計の両方に使用できます。

たとえば集積回路(IC)の場合、今日では 1 つのチップに200 億個を超えるトランジスタ(地球上の人間 1 人あたり 2 個を超えるトランジスタ) が搭載されており、原則として、チップ内のすべてのトランジスタが意図したとおりに動作する必要があります。 1 つのVLSI マスク セットのコストは最大で 1,000 万～1 億ドルにもなるため、試行錯誤によるアプローチは経済的に実行可能ではありません。 設計ミスのリスクを最小限に抑えるため、設計フローは大幅に自動化されています。 EDA ソフトウェアは設計プロセスのすべてのステップで設計者を支援し、すべての設計ステップには徹底したテスト フェーズが伴います。 エラーは、Pentium FDIV 浮動小数点ユニットのバグのように高レベルのコードにすでに存在している場合もあれば、配線の欠落やタイミング違反のように物理合成の段階で挿入される場合もあります。

集積回路(IC) 設計用の電子設計自動化(EDA) ソフトウェアの世界は、それぞれ 42 億米ドル、30 億米ドル、13 億米ドルの収益を誇るSynopsys、Cadence Design Systems、およびSiemens EDA (旧 Mentor Graphics、2017 年にSiemensに買収) の 3 つのベンダーによって支配されています。

これらのベンダーは、HDL 合成から物理合成および検証まで、IC 設計の全範囲をカバーできるソフトウェア バンドルを提供しています。

EDA ソフトウェアの開発は、テクノロジー ノードの開発と密接に関係しています。トランジスタ モデル、物理的特性、設計ルールなど、特定の半導体ファウンドリのプロパティは、通常、1 つ以上の EDA ベンダーが所有するファイル形式でエンコードされます。このファイル セットはプロセス設計キット(PDK) を構成し、通常はファウンドリと EDA ベンダーの共同作業として開発されます。したがって、ファウンドリは通常、特定の EDA バンドルにのみ互換性のある PDK をリリースします。PDK 内に含まれる情報は通常、機密情報と見なされます。したがって、PDK は通常、秘密保持契約(NDA) によって保護されており、不完全な形式または暗号化された形式で設計者に配布されることがあります。

このうち、LTSpiceとMicro-capはSPICEをベースにした無料の独自アプリケーションです。Micro-Capは、親会社であるSpectrum Softwareが閉鎖した2019年7月にフリーウェアとしてリリースされましたが、LTSpiceは長らく無料でした。

フリーでオープンソースの（FOSS）EDAソフトウェアバンドルは現在、主にDARPAとGoogleのopenROADプロジェクトのおかげで急速に開発されています。OpenROADプロジェクトは、高位合成からレイアウト生成まで、ツールの完全なスタックを提供します^{[7]フローには、ロジック合成用のYosys、物理合成用のOpenLaneが含まれており、SkyWater 130nm PDKをターゲットにしています。このフローは現在、} Google での無料製造用に設計を提出するために使用されています。^{[8] [9] [より良いソースが必要]}

高位合成ソフトウェアは、一般的に、特定用途向け集積回路(ASIC) とフィールドプログラマブルゲートアレイ(FPGA) の両方の設計に使用できます。ほとんどの高位合成ソフトウェアは、VHDLやVerilogなどの主流のハードウェア記述言語(HDL)で記述されたコードを編集および検証するために使用されます。他のツールは、代わりにより高い抽象レベルで動作し、Chiselや SpinalHDL などの言語から HDL コードを合成できます。このような言語の抽象度が高いため、 HDL コードの形式検証が可能です。^{[10] [11] [より良いソースが必要]}

このリストには回路図エディタやシミュレータは含まれていません。これらは、デバイス モデルが利用可能であれば、一般に集積回路 (IC) とプリント回路基板 (PCB) の両方に使用できるためです。

• 電子設計自動化(EDA)
• EDA企業一覧
• コンピュータ支援エンジニアリングソフトウェアのリスト
• 有限要素ソフトウェアパッケージのリスト
• 無料の電子回路シミュレーターのリスト
• 数値解析ソフトウェア一覧
• ソフトウェアエンジニアリングのトピックのリスト
• 電力エンジニアリングソフトウェア
• 回路図エディタ
• 汎用アナログ回路 シミュレーターSPICE。
• トポR