ビットスライス

ビットスライシングとは、ワード長を長くするために、より小さなビット幅のプロセッサモジュールからプロセッサを構築する技術であり、理論的には任意のnビットの中央処理装置（CPU）を作成することができます。これらの各コンポーネントモジュールは、オペランドの1ビットフィールドまたはスライスを処理します。グループ化された処理コンポーネントは、特定のソフトウェア設計で選択された完全なワード長を処理する能力を持つことになります。

ビットスライシングは、マイクロプロセッサの集積度が高まったことにより、ほぼ廃れてしまった。最近では、量子コンピュータの算術論理演算ユニット（ALU）や、 x86 CPUの暗号化などのソフトウェア技術として使用されている。^{[ 1 ]}

ビットスライスプロセッサ（BSP）は通常、1ビット、2ビット、4ビット、8ビット、または16ビットの算術論理演算ユニット（ALU）と制御線（ビットスライスではないCPU設計ではプロセッサ内部にあるキャリー信号やオーバーフロー信号を含む）を備えています。

例えば、2つの4ビットALUチップを制御線で区切って並べて配置することで、8ビットALUを構成できます。組み合わせは自由自在です。3つの1ビットユニットで3ビットALUを構成できます^{[ 2 ]。}さらにユニットを増やせばnビットALUを構成できます。4つの4ビットALUチップで16ビットALUを構築したり、8つのチップで32ビットワードALUを構築したりできます。設計者は、より長いワード長を操作するために必要な数のスライスを追加できます。

マイクロシーケンサまたは制御ROMは、ロジックを実行してデータと制御信号を提供し、構成要素であるALUの機能を制御するために使用されます。

既知のビットスライス型マイクロプロセッサ：

• 2ビットスライス：
  • Intel 3000ファミリー（1974年、現在は生産終了）、例えばIntel 3002とIntel 3001はSigneticsとIntersilによって二次供給された^{[ 3 ]}
  • Signetics 8X02ファミリー（1977年、現在は製造中止）^{[ 4 ]}
• 4ビットスライス：
  • 主にIMP-00A/520 RALU（MM5750とも呼ばれる）と、各種マスクROMマイクロコードおよび制御チップ（CROM、MM5751とも呼ばれる）で構成される、 ナショナルIMPファミリー。
    • ナショナルGPC/P/IMP-4（1973年）^{[ 5 ]}はロックウェルによって二次的に引用された。
    • ナショナルIMP-8は、IMPチップセットをベースにした8ビットプロセッサで、2つのRALUチップと1つのCROMチップを使用している。
    • ナショナルIMP-16は、IMPチップセット（例えば、IMP16A/521DおよびIMP16A/522D CROMチップをそれぞれ1つずつ含む4つのRALUチップ）をベースとした16ビットプロセッサです（オプションのCROMチップを追加することで、命令セットを追加できます）。
  • AMD Am2900ファミリー（1975年）、例：AM2901、AM2901A 、^{[ 6 ]} AM2903 ^{[ 6 ]}
  • モノリシックメモリ5700/6700ファミリー（1974年）^{[ 7 ] [ 8 ] [ 9 ] [ 10 ]}例：MMI 5701 / MMI 6701 、 ITTセミコンダクターズによる二次供給
  • テキサス・インスツルメンツのSBP0400（1975年）とSBP0401は、最大16ビットまでカスケード接続可能。
  • テキサス・インスツルメンツSN74181 (1970)
  • Texas Instruments SN74S281とSN74S282
  • テキサス・インスツルメンツSN74S481とSN74S482 (1976) ^{[ 11 ]}
  • フェアチャイルド33705 ^{[ 6 ]}
  • フェアチャイルド9400（マクロロジック）、4700
  • Motorola M10800ファミリー（1979年）^{[ 12 ]}例：MC10800 ^{[ 6 ]}
  • レイセオンRP-16は、4つのRALUチップと3つのCROMチップを使用した7つの集積回路からなる16ビットプロセッサである。

• 8ビットスライス：
  • Four-Phase Systems AL1（1969年、商用製品に使用された最初のマイクロプロセッサの一部と考えられている）
  • テキサス・インスツルメンツSN54AS888 / SN74AS888
  • フェアチャイルド 100K ^{[ 6 ]}
  • ZMD U830C ^{[ 13 ] [ 14 ] [ 15 ]} (1978/1981)、最大32ビットまでカスケード接続可能
• 16ビットスライス：
  • AMD Am29100ファミリー
  • シノプシス49C402
  • ZFTロボトロン／ZFTMドレスデンU840（1979/1982）、未発売

ビットスライシングは、当時はそのように呼ばれていなかったものの、大規模集積回路（LSI、今日のVLSI、すなわち超大規模集積回路の前身）が登場する以前のコンピュータでも使用されていた。

The first bit-sliced machine was Whirlwind I,^[16] built in 1946–1951. Its floor plan had a row of "relay racks" (or "racks" for short) for each group of closely-related and highly-interconnected circuitry, such as the A row with the CPU registers and arithmetic circuitry. Within a row, the circuitry a single each bit position within a 16-bit word was in a separate rack, such as racks A0–A15 in the A row.

Within a rack, there were panels holding the circuitry for a given function. The A row racks had, from top to bottom, panels for the Instruction Register ("Program Register" and A Register, the Program Counter, the B and I/O Registers, the Accumulator (where the arithmetic was done), and the Check Register and Comparison Register. This allowed each rack A0-A15 to be identical and each corresponding panel in these racks to be identical.

Subsequent first-generation machines built with the bit slice concept included the Memory Test Computer built at MIT as part of the Whirlwind research in 1952–1953, and the EDSAC 2, built at the University of Cambridge Mathematical Laboratory in 1956–1958.

In second generation (discrete transistor) machines, bit slicing was used to partition circuitry into a row of identical plug-in modules, with each module holding one bit of each of several registers. One example^[17] was the PDP-6, a 36-bit machine with 18-bit memory addresses, in which 9 modules of type 6203 held the 9-bit shift count and floating point exponent registers, 36 modules of type 6205 held the several 36-bit arithmetic registers, and 18 modules of type 6206 held the several 18-bit memory-address related registers.

Prior to the mid-1970s and late 1980s there was some debate over how much bus width was necessary in a given computer system to make it function. Silicon chip technology and parts were much more expensive than today. Using multiple simpler, and thus less expensive, ALUs was seen as a way to increase computing power in a cost-effective manner. While 32-bit microprocessors were being discussed at the time, few were in production.

The UNIVAC 1100 compatible series mainframes (one of the oldest series, originating in 1962) has a 36-bit architecture, and the 1100/60 introduced in 1979 used nine Motorola MC10800 4-bit ALU^[12] chips to implement the needed word width while using modern integrated circuits.^[18]

当時、16ビットプロセッサは一般的だったものの高価であり、Z80などの8ビットプロセッサは黎明期の家庭用コンピュータ市場で広く使用されていた。

コンポーネントを組み合わせてビットスライス製品を生成することで、エンジニアや学生は、市販のコンポーネントをカスタマイズして使用することで、より高性能で複雑なコンピュータをよりリーズナブルなコストで構築できるようになった。ALUの詳細が既に仕様化され（そしてデバッグ済みであったため）、新しいコンピュータアーキテクチャの構築に伴う複雑さは大幅に軽減された。

最大の利点は、ビットスライシングによって、当時NMOSやCMOSトランジスタよりもはるかに高速にスイッチングするバイポーラトランジスタを、より小型のプロセッサでも経済的に使用できるようになった点です。これにより、DSP機能や行列変換など、速度が求められる場面で、はるかに高いクロック周波数を実現することが可能になりました。また、Xerox Altoのように、シングルチップCPUが実現する以前に、柔軟性と速度を両立させることもできました。  

• ビットシリアルアーキテクチャ

• ミック、ジョン；ブリック、ジェームズ（1980）。ビットスライスマイクロプロセッサ設計（PDF）。マグロウヒル。ISBN 0-07-041781-4。

• 「Untwisted: Bit-sliced TEA time」 。2013年10月21日にオリジナルからアーカイブされました。 –ブロック暗号であるTiny Encryption Algorithm（TEA）のビットスライス実装を教育的に紹介するビットスライス入門書