ラインの最後尾

バックエンド オブライン( BEOL )は、半導体デバイス製造におけるプロセスであり、デバイスがすでにパターン化されたウェーハ上に金属相互接続層を堆積するものです。これは、フロント エンド オブ ライン (FEOL)に続く IC 製造の 2 番目の部分です。BEOL では、金属配線の堆積方法に応じて、個々のデバイス (トランジスタ、コンデンサ、抵抗器など) が相互に接続されます。

個々のデバイスは、酸化物層（絶縁目的）と金属層（相互接続トラック用）を交互に積み重ねることによって接続されています。層間のビアと個々の層上の相互接続は、このように構造化プロセスを使用して形成されます。^[1]

一般的な金属は銅とアルミニウムです。BEOL は通常、ウェハ上に最初の金属層が堆積されたときに始まります。BEOL には、接点、絶縁層 (誘電体)、金属レベル、およびチップとパッケージを接続するための結合サイトが含まれます。最新の IC プロセスでは、BEOL に 10 を超える金属層を追加できます。

1998年以前は、実質的にすべてのチップの金属相互接続層にアルミニウムが使用されていましたが、現在では銅が主に使用されています。^[2]

BEOLの手順は以下のとおりです。^{[1] [3]}

1. ソース領域とドレイン領域およびポリシリコン領域のシリサイド化。
2. 誘電体（最初の下層はプレメタル誘電体（PMD）で、シリコンとポリシリコンから金属を分離します）を追加し、CMP処理します。
3. PMD に穴を開け、そこに接点を作ります。
4. 金属層1を追加
5. 金属間誘電体（IMD）と呼ばれる2番目の誘電体を追加する
6. 誘電体にビアを作り、下層の金属と上層の金属を接続します。ビアはメタル CVDプロセスによって埋められます。

   手順 4 ～ 6 を繰り返して、すべての金属層を取得します。

7. マイクロチップを保護するために最終的なパッシベーション層を追加する

BEOL の後には「バックエンド プロセス」(ポストファブとも呼ばれる) がありますが、これはクリーンルームではなく、多くの場合別の会社によって行われます。これには、ウェーハ テスト、ウェーハ バックグラインディング、ダイ分離、ダイ テスト、IC パッケージング、および最終テストが含まれます。

• フロントエンドオブライン(FEOL)
• 集積回路
• リンケイ酸ガラス

• 「第 11 章: バックエンド テクノロジー」。シリコン VLSI テクノロジー: 基礎、実践、モデリング。Prentice Hall。2000 年。681 ～ 786 ページ。ISBN 0-13-085037-3。
• 「第 7.2.2 章: CMOS プロセス統合: バックエンド オブ ザ ライン統合」。CMOS: 回路設計、レイアウト、シミュレーション。Wiley-IEEE。2010 年。pp. 199–208 [177–79] 。ISBN 978-0-470-88132-3。
• 「第 2 章: 技術ノウハウ: シリコンからデバイスまで」。電子回路のレイアウト設計の基礎、Lienig、Scheible、Springer、doi :10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0、2020年。p. 82 (2.9.4 BEOL: デバイスの接続)