Loading article…
.svg/500px-Cmos-chip_structure_in_2000s_(en).svg.png)

フロントエンドオブライン(FEOL )は、 IC製造の最初の部分であり、個々のコンポーネント(トランジスタ、コンデンサ、抵抗器など)が半導体基板にパターン化されます。[1] FEOLは通常、金属相互接続層の堆積までのすべてをカバーします(ただし、金属相互接続層の堆積は含まれません) 。[2]
手順
CMOSプロセスの場合、FEOLには分離されたCMOS素子を形成するために必要なすべての製造工程が含まれています。[3] [4]
- 使用するウェーハの種類の選択、ウェーハの化学機械平坦化(CMP) および洗浄。
- 浅いトレンチ分離(STI) (または、フィーチャ サイズが 0.25 μm を超える初期プロセスではLOCOS )。
- 井戸の形成;
- ゲートモジュールの形成。
- ソースおよびドレインモジュールの形成。
最後に、表面処理を行い、その後の金属化のための接点を準備します。これでFEOLプロセスは終了し、すべてのデバイスが構築されます。[4]
これらの手順に続いて、デバイスをネットに従って電気的に接続し、電気回路を構築する必要があります。これはバックエンドオブライン(BEOL)で行われます。BEOLは、IC製造の2番目の部分であり、個々のデバイスが接続されます。[4]
参照
- バックエンドオブライン(BEOL)
- 集積回路
参考文献
- ^ Karen A. Reinhardt および Werner Kern (2008)。シリコンウェーハ洗浄技術ハンドブック (第 2 版)。William Andrew。p. 202。ISBN 978-0-8155-1554-8。
- ^ “FEOL(Front End of Line:基板工程、ウェーハ処理前半) 1.アイソレーション | USJC:ユナイテッド・セミコンダクター・ジャパン株式会社”. USJC:ユナイテッド・セミコンダクター・ジャパン株式会社 | 三重県桑名市の300mm半導体ウェーハ工場を製造拠点としたファウンドリ専業メーカーです。超低消費電力、不揮発メモリなど先進テクノロジーを世界中のお客様に提供しています。 2019-02-22 。2022-09-27に取得。
- ^ Ramsundar, Bharath. 「チップ製造の詳細:フロントエンドオブライン(FEOL)の基礎」。deepforest.substack.com 。 2022年9月27日閲覧。
- ^ abc J. Lienig、J. Scheible ( 2020)。「第2.9.3章:FEOL:デバイスの作成」。電子回路のレイアウト設計の基礎。Springer。pp. 78–82。doi :10.1007 / 978-3-030-39284-0。ISBN 978-3-030-39284-0. S2CID 215840278。
さらに読む
- 「CMOS: 回路設計、レイアウト、シミュレーション」Wiley-IEEE、2010 年。ISBN 978-0-470-88132-3。177 ~ 178 ページ (第 7.2 章 CMOS プロセス統合) 、 180 ~ 199 ページ (7.2.1 フロントエンド オブ ザ ライン統合)
- 「電子回路のレイアウト設計の基礎」、Lienig、Scheible、Springer、doi :10.1007/978-3-030-39284-0 ISBN 978-3-030-39284-0、2020年。第2章:技術ノウハウ:シリコンからデバイスまで、78〜82ページ(2.9.3 FEOL:デバイスの作成)
