PCI構成スペース

PCI 構成スペースは、従来の PCI、PCI-X、およびPCI Express がバスに挿入されたカードの自動構成を実行する ための基本的な方法です。

PCI デバイスには、構成スペースと呼ばれるレジスタ セットがあり、PCI Express ではデバイス用に拡張された構成スペースが導入されています。構成スペース レジスタはメモリ位置にマップされます。デバイス ドライバーと診断ソフトウェアは構成スペースにアクセスできる必要があり、オペレーティング システムは通常、デバイス構成スペースへのアクセスを許可するためにAPI を使用します。オペレーティング システムにアクセス方法が定義されていない場合、またはメモリ マップされた構成スペース要求用の API がない場合、ドライバーまたは診断ソフトウェアには、オペレーティング システムの基本的なアクセス ルールと互換性のある方法で構成スペースにアクセスする責任があります。すべてのシステムで、デバイス ドライバーは、オペレーティング システムによって提供される API を使用してデバイスの構成スペースにアクセスすることが推奨されます。

PCI ローカル バスが他の I/O アーキテクチャに対して持つ大きな改良点の 1 つは、その構成メカニズムです。通常のメモリ マップ スペースと I/O ポート スペースに加えて、バス上の各デバイス機能には構成スペースがあります。これは 256 バイトの長さで、8 ビットの PCIバス、5 ビットのデバイス、およびデバイスの 3 ビットの機能番号 (一般にバス/デバイス/機能の略でBDFまたはB/D/Fと呼ばれます)がわかればアドレス指定できます。これにより、最大 256 のバスが可能になり、各バスには最大 32 のデバイスが接続され、各デバイスは 8 つの機能をサポートします。1 つの PCI 拡張カードはデバイスとして応答でき、少なくとも機能番号 0 を実装する必要があります。構成スペースの最初の 64 バイトは標準化されています。残りはベンダー定義の目的で使用できます。一部のハイエンド コンピュータは複数の PCI ドメイン (または PCI セグメント) をサポートしており、各 PCI セグメントは最大 256 のバスをサポートします。PCI セグメントは PCIルート ブリッジと呼ばれることもあります。

既存の使用と競合することなく、より多くの構成スペースの部分を標準化できるようにするために、 PCI 構成スペースの残りの 192 バイト内に機能のリストを定義することができます。各機能には、それがどの機能であるかを説明する 1 バイトと、次の機能を指す 1 バイトがあります。追加バイトの数は、機能 ID によって異なります。機能が使用されている場合、ステータスレジスタのビットが設定され、標準化レジスタで定義されている Cap. ポインタレジスタに、機能のリンク リストの最初のポインタが提供されます。

PCI-X 2.0 およびPCI Express では、最大 4096 バイトの拡張構成スペースが導入されました。拡張構成スペースの標準化された部分は、拡張機能リストの先頭である0x100の最初の 4 バイトのみです。拡張機能は、拡張構成スペース内の任意のバイトを参照できること (8 ビットではなく 12 ビットを使用)、4 ビットのバージョン番号、および 16 ビットの機能 ID があることを除けば、通常の機能とほとんど同じです。拡張機能 ID は通常の機能 ID と重複しますが、別々のリストにあるため混乱することはありません。

デバイスID (DID)およびベンダー ID (VID)レジスタはデバイス ( ICなど) を識別し、一般にPCI IDと呼ばれます。16 ビットのベンダー ID はPCI-SIGによって割り当てられます。その後、16 ビットのデバイス ID がベンダーによって割り当てられます。既知のベンダー ID とデバイス ID をすべて収集する非アクティブなプロジェクトがあります (以下の外部リンクを参照してください)。

ステータスレジスタは、サポートされている機能と、特定の種類のエラーが発生したかどうかを報告するために使用されます。コマンドレジスタには、個別に有効または無効にできる機能のビットマスクが含まれています。ヘッダー タイプレジスタの値は、デバイスの機能に応じて、ヘッダーの残りの 48 バイト (64-16) のさまざまなレイアウトを決定します。つまり、ルート コンプレックス、スイッチ、ブリッジの場合はタイプ 1 ヘッダーです。エンドポイントの場合はタイプ 0 です。デバイスがメモリ書き込みおよび無効化トランザクションを使用できると通知される前に、キャッシュ ライン サイズレジスタをプログラムする必要があります。これは通常、 CPU のキャッシュライン サイズと一致しますが、正しい設定はシステムによって異なります。このレジスタは PCI Express には適用されません。

サブシステム ID (SSID)とサブシステム ベンダー ID (SVID) は、特定のモデル (アドイン カードなど) を区別します。ベンダー ID はチップセット製造元の ID ですが、サブシステム ベンダー ID はカード製造元の ID です。サブシステム ID はサブシステム ベンダーによって割り当てられ、デバイス ID はチップセット製造元によって割り当てられます。たとえば、ワイヤレス ネットワーク カードの場合、チップ製造元はIntelまたはBroadcomまたはAtherosで、カード製造元はNetgearまたはHewlett-Packardである可能性があります。一般に、ベンダー ID とデバイス ID の組み合わせは、デバイスを処理するためにホストがロードするドライバーを指定します。同じ VID:DID の組み合わせを持つすべてのカードは同じドライバーで処理できるためです。サブシステム ベンダー ID とサブシステム ID の組み合わせはカードを識別します。これは、ドライバーが操作にカード固有の小さな変更を適用するために使用する情報です。

PCI デバイスのアドレスを指定するには、システムの I/O ポート アドレス空間またはメモリ マップ アドレス空間にマップして有効にする必要があります。システムのファームウェア ( BIOSなど) またはオペレーティング システムは、PCI コントローラに構成コマンドを書き込むことによって、ベース アドレス レジスタ(一般に BAR と呼ばれる) をプログラムし、デバイスのリソース構成を通知します。システム リセット時にはすべての PCI デバイスが非アクティブ状態であるため、オペレーティング システムまたはデバイス ドライバが通信できるように、アドレスが割り当てられていません。BIOS またはオペレーティング システムは、スロットごとまたはデバイスごとの IDSEL (初期化デバイス選択) 信号を使用して、PCI コントローラを介してPCI デバイス (たとえば、マザーボード上の最初の PCI スロット、2 番目の PCI スロット、3 番目の PCI スロット、または統合 PCI デバイスなど) を地理的にアドレス指定します。

コンピュータの電源がオンになると、PCI バスとデバイスがBIOS またはオペレーティング システムによって列挙される必要があります。バスの列挙は、各バス、デバイス、および機能の PCI 構成スペース レジスタへのアクセスを試行することによって実行されます。デバイス番号は、VID や DID とは異なり、そのバス上のデバイスの連続番号にすぎないことに注意してください。さらに、新しいブリッジが検出されると、新しいバス番号が定義され、デバイス列挙はデバイス番号 0 から再開されます。

デバイスの機能 #0 から応答が受信されない場合、バス マスターは中止を実行し、すべてのビットがオンの値 ( 16 進数でFFFFFFFF ) を返します。これは無効な VID/DID 値であるため、BIOS またはオペレーティング システムは、指定されたバス/デバイス番号/機能 (B/D/F) の組み合わせが存在しないと判断できます。したがって、特定のバス/デバイスの機能 ID 0 の読み取りによってマスター (イニシエーター) が中止した場合、デバイスは機能番号 0 を実装する必要があるため、そのバスには動作中のデバイスが存在しないと想定する必要があります。この場合、残りの機能番号 (1 ～ 7) も存在しないため、読み取りは必要ありません。

ベンダーIDレジスタの指定されたB/D/Fの組み合わせの読み取りが成功すると、システムファームウェアまたはオペレーティングシステムはその存在を認識し、BARにすべて1を書き込み、デバイスが要求したメモリサイズをエンコードされた形式で読み取ります。この設計では、すべてのアドレス空間のサイズが2の累乗であり、自然に整列していることが示唆されています。^[1]

この時点で、BIOS またはオペレーティング システムは、メモリ マップ アドレスと I/O ポート アドレスをデバイスの BAR 構成レジスタにプログラムします。これらのアドレスは、システムがオンになっている限り有効です。電源をオフにすると、これらの設定は失われ、次にシステムの電源をオンにしたときにこの手順が繰り返されます。BIOS またはオペレーティング システムは、割り込み要求など、各 PCI デバイスの PCI 構成スペースの他のレジスタもプログラムします。このプロセス全体が完全に自動化されているため、ユーザーはカード自体のDIP スイッチを変更して新しく追加されたハードウェアを手動で構成する手間が省けます。この自動デバイス検出とアドレス スペース割り当てによって、プラグ アンド プレイが実装されます。

PCI-to-PCI ブリッジが見つかった場合、システムはブリッジの先のセカンダリ PCI バスに 0 以外のバス番号を割り当て、そのセカンダリ バス上のデバイスを列挙する必要があります。さらに PCI ブリッジが見つかった場合、すべての可能なドメイン/バス/デバイスの組み合わせがスキャンされるまで、検出は再帰的に続行されます。

各非ブリッジ PCI デバイス機能は最大 6 つの BAR を実装でき、各 BAR は I/O ポートとメモリマップ アドレス空間の異なるアドレスに応答できます。各 BAR は、4 ギガバイトのアドレス空間制限より下にある、サイズが 16 バイトから 2 ギガバイトの領域^{[2] [1]}を表します。プラットフォームがシステム ファームウェアで「4G 以上」オプションをサポートしている場合は、64 ビット BAR を使用できます。サイズ変更可能な BAR ( Re-Size BAR、AMD Smart Access Memory (SAM)、^[3]、またはASRock Clever Access Memory (CAM) とも呼ばれる) ^[4]は、PCIe デバイスがより大きな BAR サイズをネゴシエートするために使用できる機能です。^[5]従来、BAR のサイズは 256 MB に制限されていましたが、最近のグラフィックス カードのフレーム バッファーはそれよりはるかに大きいです。^[3]この不一致により、CPU がフレーム バッファーにアクセスしたときに非効率が生じました。^[3]サイズ変更可能なBARによりCPUはフレームバッファ全体に一度にアクセスできるため、パフォーマンスが向上します。^[3]

PCI デバイスにはオプション ROM が存在する場合もあります。

構成スペースアクセスを実行する場合、PCI デバイスは、応答するかどうかを決定するためにアドレスをデコードするのではなく、初期化デバイス選択信号 (IDSEL) を確認します。各 IDSEL 信号には、システム全体で一意のアクティブ化方法があります。PCI デバイスは、アドレス スペース (AD[10] ～ AD[0]) のアドレス/データ信号の最下位 11 ビットのみをデコードする必要があり、構成スペースアクセス実装では各スロットの IDSEL ピンが異なる上位アドレス/データ ライン AD[11] ～ AD[31] に接続されているため、上位 21 ビットの A/D 信号 (AD[31] ～ AD[11]) のデコードは無視できます。IDSEL 信号は、各 PCI デバイス/アダプタ/スロットごとに異なるピンです。

スロットnのカードを設定するために、PCIバスブリッジは、PCIデバイスのレジスタをAD[7:2]ラインでアドレス指定し（レジスタはダブルワード（32ビット）であるため、AD[1:0]は常にゼロ）、PCI機能番号をビットAD[10:8]で指定して、設定空間アクセスサイクルを実行します。AD[ n +11]を除くすべての上位ビットはゼロで、特定のスロット/デバイスのIDSEL信号として使用されます。

タイミングが重要な (したがって、電気的負荷に敏感な) AD[] バスの電気的負荷を軽減するために、PCI スロット コネクタの IDSEL 信号は通常、抵抗器を介して割り当てられた AD[ n +11] ピンに接続されます。これにより、PCI の IDSEL 信号は、他の PCI バス信号よりも遅くアクティブ状態に到達します (抵抗器と IDSEL ピンの入力容量の両方の RC 時間定数のため)。したがって、 IDSEL 信号が有効なレベルに到達する時間を確保するために、構成スペースアクセスはより遅く実行されます 。

バス上のスキャンは、Intel プラットフォーム上で、定義された 2 つの標準化されたポートにアクセスすることによって実行されます。これらのポートは、構成空間アドレス( 0xCF8 ) I/O ポートと構成空間データ( 0xCFC ) I/O ポートです。構成空間アドレスI/O ポートに書き込まれる値は、B/D/F 値とレジスタ アドレス値を 32 ビット ワードに組み合わせて作成されます。

CPUからの構成の読み取りと書き込みは、I/Oアドレス0xCF8と0xCFCを介した従来の方法と、メモリマップ構成と呼ばれる方法の2つの方法で開始できます。^[6]

レガシー方式はオリジナルの PCI に存在し、構成アクセス メカニズム (CAM) と呼ばれています。これにより、PCI CONFIG_ADDRESS と PCI CONFIG_DATA と呼ばれる 2 つの 32 ビット レジスタを介して、デバイスのアドレス空間の 256 バイトに間接的にアクセスできます。これらのレジスタは、x86 I/O アドレス空間のアドレス0xCF8と0xCFCにあります。 ^[7]たとえば、ソフトウェア ドライバー (ファームウェア、OS カーネル、またはカーネル ドライバー) は、これらのレジスタを使用して、デバイスのレジスタのアドレスを CONFIG_ADDRESS に書き込み、デバイスに書き込むはずのデータを CONFIG_DATA に配置することで、PCI デバイスを構成できます。このプロセスでは、デバイスのレジスタに書き込むためにレジスタへの書き込みが必要なため、「間接化」と呼ばれます。

CONFIG_ADDRESS の形式は次のとおりです。

0x80000000 |バス<< 16 |デバイス<< 11 |機能<< 8 |オフセット               

前述のように、バス、デバイス、および機能 (BDF) を介してデバイスをアドレス指定することは、「デバイスを地理的にアドレス指定する」とも呼ばれます。地理的アドレス指定を使用するコードの例については、Linux カーネルarch/x86/pci/early.cコードを参照してください。 ^[8]

一部のAMD CPUで拡張設定空間が使用される場合、オフセットの追加ビット11:8がCONFIG_ADDRESSレジスタのビット27:24に書き込まれます: ^{[9] [10]}

0x80000000 | (オフセット& 0xf00 ) << 16 |バス<< 16 |デバイス<< 11 |機能<< 8 | (オフセット& 0xff )                       

2 番目の方法は、PCI Express 用に作成されました。これは、Enhanced Configuration Access Mechanism (ECAM) と呼ばれます。デバイスの構成スペースを 4 KB に拡張し、下位 256 バイトは PCI の元の (レガシー) 構成スペースと重複します。アドレス指定可能なスペースのセクションは「盗まれ」、CPU からのアクセスはメモリではなく、PCI Express ファブリック内の特定のデバイスに到達します。システムの初期化中に、BIOS はこの「盗まれた」アドレス領域のベース アドレスを決定し、ルート コンプレックスとオペレーティング システムに伝達します。

各デバイスには独自の 4 KB のスペースがあり、各デバイスの情報は単純な配列を通じてアクセスできるdev[bus][device][function]ため、この用途では 256 MB の物理的な連続スペースが「盗まれ」ます (256 バス × 32 デバイス × 8 機能 × 4 KB = 256 MB)。この配列のベース物理アドレスは指定されていません。たとえば、最新の x86 システムでは、ACPI テーブルに必要な情報が含まれています。^[11]

• PCカード
• ルート複合体

• PCI ベンダーおよびデバイス リスト
• PCI IDリポジトリは、既知のIDをすべて収集するプロジェクトです。
• PCI 構成における IO ポートの使用法の説明
• 設定空間レジスタ定義を含む Linux カーネル ヘッダー ファイル