Loading article…
第 2 レベル アドレス変換 (SLAT) は、ネスト ページングとも呼ばれ、ソフトウェア管理のシャドウ ページ テーブルに関連するオーバーヘッドを回避できるハードウェア支援仮想化テクノロジです。
AMD は、第 3 世代Opteronプロセッサ (コード名 Barcelona)の導入以来、Rapid Virtualization Indexing (RVI) テクノロジを通じて SLAT をサポートしてきました。Intelの SLAT 実装は Extended Page Table (EPT) と呼ばれ、一部のCore i7、Core i5、およびCore i3プロセッサに搭載されているNehalem マイクロアーキテクチャで導入されました。
ARMの仮想化拡張機能は、ステージ 2 MMUによって提供されるステージ 2 ページ テーブルとして知られる SLAT をサポートします。ゲストはステージ 1 MMU を使用します。サポートは ARMv7ve アーキテクチャでオプションとして追加され、ARMv8 (32 ビットおよび 64 ビット) アーキテクチャでもサポートされています。
概要
Intel 80286プロセッサによる x86 アーキテクチャへの保護モードの導入により、物理メモリと仮想メモリの概念が主流のアーキテクチャに導入されました。プロセスが仮想アドレスを使用し、命令がメモリへのアクセスを要求すると、プロセッサはページ テーブルまたはトランスレーション ルックアサイド バッファ(TLB) を使用して仮想アドレスを物理アドレスに変換します。仮想システムを実行すると、ホスト システムの仮想メモリが割り当てられ、これがゲスト システムの物理メモリとして機能し、同じアドレス変換プロセスがゲスト システム内でも実行されます。これにより、アドレス変換を 2 回実行する必要があるため、メモリ アクセスのコストが増加します。1 回はゲスト システム内 (ソフトウェアでエミュレートされたゲスト ページ テーブルを使用)、もう 1 回はホスト システム内 (物理マップ [pmap] を使用) です。
この変換を効率的に行うために、ソフトウェア エンジニアはソフトウェア ベースのシャドウ ページ テーブルを実装しました。シャドウ ページ テーブルは、ゲストの仮想メモリをホストの物理メモリ アドレスに直接変換します。各 VM には個別のシャドウ ページ テーブルがあり、ハイパーバイザーがそれらの管理を担当します。ただし、ゲストがページ テーブルを更新するたびにハイパーバイザーがページ テーブルの割り当てとその変更を管理するため、コストが非常に高くなります。
この変換をより効率的にするために、プロセッサ ベンダーは一般に SLAT と呼ばれるテクノロジを実装しました。各ゲスト物理アドレスをホスト仮想アドレスとして扱うことで、非仮想化ページ テーブル (現在のゲスト ページ テーブル) をウォークするために使用されるハードウェアをわずかに拡張して、ホスト ページ テーブルをウォークできます。マルチレベル ページ テーブルでは、ホスト ページ テーブルは概念的にゲスト ページ テーブル内にネストされていると見なすことができます。ハードウェア ページ テーブル ウォーカーは、追加の変換レイヤーをページ テーブルにレベルを追加するのとほぼ同じように扱うことができます。
SLAT とマルチレベル ページ テーブルを使用すると、ゲスト物理アドレスがゲスト仮想アドレスと同じサイズで、同じサイズのページが使用される場合、変換を見つけるために調べる必要のあるレベル数が 2 倍になります。これにより、ホスト ページ テーブルとゲスト ページ テーブルの中間レベルから値をキャッシュすることの重要性が高まります。また、ホスト ページ テーブルで大きなページを使用してレベル数を減らすことも役立ちます (たとえば、x86-64 では、2 MBページを使用するとページ テーブルのレベルが 1 つ減ります)。メモリは通常、仮想マシンに粗い粒度で割り当てられるため、ゲスト物理変換に大きなページを使用すると、検索の深さとホスト ページ テーブルに必要なメモリが削減され、明らかに最適化されます。
実装
高速仮想化インデックス
Rapid Virtualization Indexing (RVI) は、開発当初は Nested Page Tables (NPT) と呼ばれていた、プロセッサのメモリ管理ユニット(MMU) 用のAMD第 2 世代ハードウェア支援仮想化テクノロジです。[1] [2] RVI は、コード名 Barcelona の第 3 世代Opteronプロセッサで導入されました。[3]
VMwareの研究論文によると、RVI はソフトウェアのみ (シャドウ ページ テーブル) の実装と比較して最大 42% のパフォーマンス向上を実現することがわかりました。 [4] Red Hatが実施したテストでは、 OLTPベンチマークのパフォーマンスが 2 倍になることが示されました。 [5]
拡張ページテーブル
拡張ページテーブル (EPT) は、メモリ管理ユニット(MMU)用のIntel の第 2 世代x86 仮想化テクノロジです。EPT は、Intel のCore i3、Core i5、Core i7、Core i9 CPU などでサポートされています。[6]また、一部の新しいVIA CPU にも搭載されています。EPT は、論理プロセッサをリアルモードで直接起動するために必要であり、Intel の専門用語では「無制限ゲスト」と呼ばれ、Westmere マイクロアーキテクチャで導入されました。[7] [8]
VMwareの評価論文によると、「EPTは、MMU集約型ベンチマークで最大48％、MMU集約型マイクロベンチマークで最大600％のパフォーマンス向上を実現します」とありますが、実際には一部のコーナーケースでソフトウェア実装よりもコードの実行速度が遅くなることがあります。[9]
ステージ 2 ページ テーブル
ステージ 2 ページ テーブル サポートは、例外レベル 2 (EL2) を実装する ARM プロセッサに存在します。
拡張機能
モードベースの実行制御
モードベース実行制御（MBEC）は、Intel Kaby LakeおよびAMD Zen+ CPU（後者ではゲストモード実行トラップまたはGMETとして知られている）で初めて利用可能になったx86 SLAT実装の拡張機能です。[10]この拡張機能は、拡張ページテーブル（ゲストページテーブル）の実行ビットを2ビットに拡張します。1つはユーザー実行用、もう1つはスーパーバイザー実行用です。[11]
MBE は、カーネルモードのコード整合性の強制により、ゲスト ユーザーモードの未署名コード実行を高速化するために導入されました。この構成では、未署名コード ページはユーザーモードでは実行としてマークできますが、カーネルモードでは非実行としてマークする必要があります。ゲスト カーネルが侵害された場合でも、すべてのゲスト カーネルモード実行可能コードが署名されていることを確認することで整合性を維持するために、ゲスト カーネルにはメモリ ページの実行ビットを変更する権限がありません。実行ビットの変更、または実行ビットを含むゲスト ページ テーブルの切り替えは、より高い権限を持つエンティティ (この場合はホスト ハイパーバイザー)に委任されます。MBE がない場合、未署名ユーザーモード実行から署名カーネルモード実行への各エントリには、カーネルモード ページ テーブルへの切り替えを実行するためにハイパーバイザーへの VM 終了が伴う必要があります。逆の操作では、署名カーネルモードから未署名ユーザーモードへの終了には、別のページ テーブル切り替えを実行するために VM 終了が伴う必要があります。VM 終了は、コード実行パフォーマンスに大きく影響します。[12] [13] MBEでは、実行コンテキストに応じて2つの実行権限セットを使用して、署名されていないユーザーモードコードと署名されたカーネルモードコード間で同じページテーブルを共有できます。実行コンテキストが署名されていないユーザーモードと署名されたカーネルモード間で切り替わるときに、VM終了は不要になりました。
ソフトウェアでのサポート
SLAT をサポートするハイパーバイザーには次のものがあります。
- Windows Server 2008 R2、Windows 8以降用のHyper-V。[14] Windows 8（およびそれ以降のMicrosoft Windows）Hyper-VにはSLATが必要です。[15] [16]
- Hypervisor.frameworkはmacOS 10.10以降で利用可能なネイティブmacOSハイパーバイザーである[17]
- KVM 、 Linuxカーネルメインラインのバージョン2.6.26以降[18] [19]
- Parallels Desktop for Mac、バージョン5以降[20]
- VirtualBox、バージョン2.0.0以降[21]
- VMware ESX、バージョン3.5以降[4]
- VMware Workstation。VMware Workstation 14（およびそれ以降のVMware Workstation）にはSLATが必要です。[22]
- Xen、バージョン3.2.0以降[23]
- Qubes OS — SLAT必須[24]
- bhyve [25] [26] — SLATは必須であり、今後も必須のままとなる予定
- vmm、 OpenBSDのネイティブハイパーバイザー— SLAT必須[27] [28]
- ACRNは、リアルタイム性と安全性を重視して構築され、IoTとエッジでの使用に最適化されているオープンソースの軽量ハイパーバイザーです。[29]
- QEMU - オープンソースの組み込み可能なハイパーバイザーおよびチップセットエミュレーター。[30] [31] [32] [33] [34]
上記のハイパーバイザーの一部は、ソフトウェア シャドウ ページ テーブルを実装していないため、動作するために (高速化だけでなく) SLAT を必要とします。リストはそれを反映するように完全に更新されていません。
参照
参考文献
- ^ 「Windows Server 2008 R2 Hyper-V による高速仮想化インデックス作成 | The Virtualization Blog」。Blogs.amd.com。2009 年 3 月 23 日。2010年 5 月 16 日閲覧。
- ^ 「AMD-V Nested Paging」(PDF) 。2008年7月。 2012年9月5日時点のオリジナル(PDF)からアーカイブ。2013年12月11日閲覧。
- ^ 「VMware のエンジニアが AMD のネストされたページ テーブルを称賛」。Searchservervirtualization.techtarget.com。2008 年 7 月 21 日。2010年 5 月 16 日閲覧。
- ^ ab 「AMD RVI ハードウェア アシストのパフォーマンス評価」(PDF) 。2010年 5 月 16 日閲覧。
- ^ 「Red Hat Magazine | Red Hat Enterprise Linux 5.1 は AMD Barcelona プロセッサのネストされたページングを利用して仮想化ゲストのパフォーマンスを向上」 Magazine.redhat.com。2007 年 11 月 20 日。2010年 5 月 16 日閲覧。
- ^ 「Intel Virtualization Technology List」 Ark.intel.com . 2014年2月17日閲覧。
- ^ 「Intel は Westmere マイクロアーキテクチャおよびそれ以降の Intel CPU に制限のないゲスト モードを追加しました。このモードでは、EPT を使用してゲストの物理アドレス アクセスをホストの物理アドレスに変換します。このモードでは、ページングを有効にしない VMEnter が許可されます。」
- ^ 「Intel 64 およびIA-32 アーキテクチャ開発者マニュアル、第 3C 巻」(PDF)。Intel 。2015 年12 月 13 日閲覧。
「無制限ゲスト」VM 実行制御が 1 の場合、「EPT を有効にする」VM 実行制御も 1 である必要があります。
- ^ Intel EPT ハードウェアアシストのパフォーマンス評価
- ^ Cunningham, Andrew (2021-08-27). 「Microsoftによると、Windows 11 がこれほど厳しいハードウェア要件を持つ理由」Ars Technica . 2024-03-18閲覧。
- ^ Mulnix, David L. 「Intel Xeon プロセッサー スケーラブル ファミリーの技術概要」。intel 。 2021 年9 月 3 日閲覧。
- ^ Windows 10 仮想化ベースのセキュリティの攻撃対象領域の分析
- ^ Arkley, Brent. 「Device Guard (HVCI) の潜在的なパフォーマンスへの影響」。Borecのレガシーと最新のデバイス管理の融合に関するブログ。2021年9 月 3 日閲覧。
- ^ 「AMD-V Rapid Virtualization Indexing と Windows Server 2008 R2 Hyper-V の第 2 レベル アドレス変換」。Doing IT Virtual。2010年 5 月 16 日閲覧。
- ^ Bott, Ed (2011-12-08). 「あなたの PC は Windows 8 の Hyper-V を実行するのに必要な機能を備えていますか?」 ZDNet . 2014-02-17に取得。
- ^ 「サポートとドライバー」 。2015年12 月 13 日閲覧。
- ^ 「ハイパーバイザー | Apple 開発者向けドキュメント」。
- ^ 「カーネル初心者: Linux 2 6 26」。
- ^ Sheng Yang (2008-06-12). 「新しい Intel 仮想化テクノロジによる KVM の拡張」(PDF) . linux-kvm.org . KVM フォーラム。2014-03-27 のオリジナル(PDF)からアーカイブ。2013-03-17に取得。
- ^ Inc、Parallels。「KB Parallels: Parallels Desktop 5 for Mac の新機能」kb.parallels.com。2016年 4 月 12 日閲覧。
{{cite web}}:|last=一般的な名前があります (ヘルプ) - ^ 「VirtualBox 2.0 の変更ログ」。2014 年 10 月 22 日時点のオリジナルよりアーカイブ。
- ^ liz. 「VMware Workstation 14 Pro リリース ノート」. docs.vmware.com . 2020 年 11 月 19 日閲覧。
- ^ 「ベンチマーク: RVI 搭載 AMD Quad-Core Opteron 上の Xen 3.2.0」 2008 年 6 月 15 日. 2011 年 5 月 13 日閲覧。
- ^ 「ハードウェア互換性リスト (HCL)」。Qubes OS 。2020年1月6日閲覧。
- ^ BHyVe: BSD ハイパーバイザーの BIOS エミュレーション サポートの実装
- ^ 「21.7. bhyve を使用したホストとしての FreeBSD」 。2015年12 月 13 日閲覧。
- ^ OpenBSD/amd64 に近日登場: ネイティブ ハイパーバイザー
- ^ vmm(4) — 仮想マシンモニター
- ^ ACRN メモリ管理の高レベル設計
- ^ 「Features/VT-d - QEMU」. wiki.qemu.org . 2023年11月12日閲覧。
- ^ 「Hyper-V Enlightenments — QEMU ドキュメント」www.qemu.org . 2023 年 11 月 12 日閲覧。
- ^ 「Intel VT-d ネストされた翻訳を追加 [LWN.net]」。lwn.net 。 2023年11月12日閲覧。
- ^ 「Intel Virtualisation: VT-x、KVM、QEMU の連携方法」Binary Debt . 2018-10-14 . 2023-11-12閲覧。
- ^ 「Features/KVMNestedVirtualizationTestsuite - QEMU」. wiki.qemu.org . 2023年11月12日閲覧。
外部リンク
- 仮想マシン環境における第 2 レベル アドレス変換の方法およびシステム (特許)
- Hyper-V R2 における第 2 レベル アドレス変換の利点
- Linux KVM + QEMU での仮想化 (PDF)