サファイアラピッズ

Sapphire Rapidsは、 Golden Coveマイクロアーキテクチャに基づき、 Intel 7 を使用して製造されたIntelのサーバー (第 4 世代Xeon Scalable) およびワークステーション (Xeon W-2400/2500 および Xeon W-3400/3500)プロセッサのコード名です。^{[1] [2] [3] [4]最大 60 個のコアと一連のアクセラレータを搭載し、}チップレット設計を採用した最初の世代の Intel サーバーおよびワークステーション プロセッサです。

サファイアラピッズはイーグルストリームサーバープラットフォームの一部です。^{[5] [6]}さらに、米国のアルゴンヌ国立研究所にあるエクサスケールスーパーコンピューターであるオーロラにも搭載されています。^[7]

サファイアラピッズは、アルダーレイク沿いのインテルの長期プロジェクトであり、5年以上にわたって開発が進められてきましたが、何度も遅延が発生しています。^[8] 2019年5月の投資家向け会議でインテルが初めて発表した内容では、サファイアラピッズは2021年にアイスレイクとクーパーレイクの後継となる予定でした。[ ^{9] [10]}インテルは2021年8月のアーキテクチャーデーのプレゼンテーションでサファイアラピッズの詳細を再度発表しましたが、発売日については言及していませんでした。^[11]

インテルのCEO、パット・ゲルシンガーは、サファイア・ラピッドの度重なる遅延の原因として、前任のインテル経営陣を暗黙のうちに非難した。^[8]ある業界アナリスト企業は、インテルはインテル7ノードの歩留まりに問題を抱えており、コア数の多いシリコンでは歩留まりが50～60%であると主張した。^[12]サファイア・ラピッドは当初、2022年前半の発売が予定されていた。^[13]その後、2022年第4四半期の発売が予定されていたが、2023年初頭に再び延期された。^[14] 2023年1月10日の具体的な発表日は、インテルによって2022年11月まで明らかにされなかった。^[15]

サーバープロセッサのラインナップは2023年1月10日にリリースされ、ワー​​クステーションプロセッサのラインナップは2023年2月15日にリリースされました。 ^[16]これらのプロセッサは同年3月14日に出荷可能になりました。^[17] Intelは2023年にこの世代のXeonプロセッサの100万個目を出荷しました。^[18]

• パッケージあたり最大60個のGolden Cove CPUコア^[19]
  • タイルあたり最大15コア、60コアのXeon Platinum 8490Hは、15コアを搭載した4つのダイを使用して合計60コアを備えています。
• AVX512-FP16 ^[20]
• TSXサスペンドロードアドレストラッキング（TSXLDTRK）^[21]
• アドバンストマトリックスエクステンション（AMX）^[19]
• 信頼ドメイン拡張（TDX）は、信頼ドメイン（TD）と呼ばれるハードウェア分離された仮想マシン（VM）の展開を支援する一連の技術である^[22]
• ユーザー割り込み（UINTR）は、カーネルの関与なしにユーザーモードソフトウェアに割り込みを伝達することを可能にする新しいアーキテクチャ機能です。^{[23] [24] [25]}

• インフィールドスキャン（IFS）は、プロセッサを完全にオフラインにすることなく、潜在的なハードウェア障害をテストできる技術である^[26]
• データストリーミングアクセラレータ（DSA）は、異なる種類のストレージ間でのデータのコピーと変換を高速化します^{[27] [28]}
• クイックアシストテクノロジー（QAT）は、圧縮と暗号化タスクのパフォーマンスを向上させる^[28]
• ダイナミックロードバランサ（DLB）は、負荷分散、パケットの優先順位付け、キュー管理のタスクをオフロードすることを可能にする^[28]
• インメモリ分析アクセラレータ（IAA）は、インメモリデータベースとビッグデータ分析を高速化します^[28]

すべてのアクセラレータがすべてのプロセッサ モデルで使用できるわけではありません。一部のアクセラレータは、Intel On Demand プログラム (Software Defined Silicon (SDSi) とも呼ばれる) で利用できます。このプログラムでは、プロセッサに物理的に存在する特定のアクセラレータをアクティブ化するためにライセンスが必要です。ライセンスは、1 回限りの購入または有料サブスクリプションとして取得できます。ライセンスをアクティブ化するには、オペレーティング システムでのサポートが必要です。必要なサポートを備えたドライバーは、Linux カーネル バージョン 6.2 で追加されました。^{[29] [28]}

• PCIエクスプレス5.0 ^[19]
• ダイレクトメディアインターフェース4.0
• 8チャネルDDR5 ECCメモリは最大DDR5-4800をサポートし、チャネルあたり最大2つのDIMMをサポート^[30]
• Xeon MaxモデルのL4キャッシュとしてオンパッケージHigh Bandwidth Memory 2.0eメモリを搭載^{[30] [31]}
• コンピュートエクスプレスリンク1.1 ^[19]

Sapphire Rapids には 2 種類あります。コア数の少ないタイプでは 1 つのダイ (MCC) を使用し、コア数の多いタイプでは 1 つのパッケージで複数のダイ (XCC) を使用します。

• 2.5Dエンベデッドマルチダイインターコネクトブリッジでリンクされた4つのタイルを備えたマルチチップレットチップ。各タイルは400mm ^2の システムオンチップであり、コンピューティングコアとI/Oの両方を提供します。^[32]
  • 各タイルには15個のゴールデンコーブコアと1つのUPIリンクが含まれています。
  • 各タイルのメモリコントローラは、4つのDIMM（チャネルあたり2つ）と1TBのメモリをサポートする2つのDDR5 ECCチャネルを提供し、4つのタイルで最大8つのチャネル、16のDIMM、4TBのメモリを提供します^[33]
  • タイルは最大32のPCIe 5.0レーンを提供しますが、CPUの8つのPCIeコントローラのうち1つは通常DMI用に予約されているため、最大112の非チップセットレーンになります。この最大値はW-3400シリーズプロセッサでのみ達成され、サーバープロセッサでは80（タイルあたり20）です。^[34]

Xeon Max プロセッサには 64 GB の高帯域幅メモリが搭載されています。

最大60コアのSapphire Rapids-SPは、最大96コアのAMD Epyc 8004/9004 Genoaや最大128コアのBergamoと競合します。Sapphire Rapids Xeonサーバープロセッサは、シングルソケット構成から8ソケット構成まで拡張可能です。^{[35] [36]}

意味を表す接尾辞: ^[37]

• +: DSA、IAA、QAT、DLBの4つのアクセラレータがそれぞれ1つずつ含まれています
• H: データベースおよび分析ワークロード。4S (Xeon Gold) および/または 8S (Xeon Platinum) 構成をサポートし、すべてのアクセラレータが含まれています。
• M: メディアトランスコードワークロード
• N: ネットワーク/5G/エッジワークロード（高TPT/低レイテンシ）、一部はユニプロセッサ
• P: クラウドおよびインフラストラクチャ・アズ・ア・サービス(IaaS) ワークロード
• Q: 液体冷却
• S: ストレージとハイパーコンバージドインフラストラクチャ (HCI) ワークロード
• T: 長寿命/高耐熱ケース
• U: ユニプロセッサ (一部のワークロード固有の SKU もユニプロセッサの場合があります)
• V: クラウドおよびSaaS（サービスとしてのソフトウェア）ワークロード向けに最適化されており、一部は単一プロセッサです。
• Y: スピードセレクトテクノロジーパフォーマンスプロファイル (SST-PP) が有効 (一部のワークロード固有の SKU も SST-PP をサポートする場合があります)
• Y+: Speed Select Technology-Performance Profile (SST-PP) が有効になっており、各アクセラレータが 1 つずつ含まれています。

最大60コアのSapphire Rapids-WSは、最大64コアのAMDのThreadripper PRO 5000WX Chagallと競合します。 ^[38] IntelのCore製品がi3、i5、i7、i9に分割されているように、Sapphire Rapids-WSはXeon w3、w5、w7、w9と分類されています。^[39] Sapphire Rapids-WSは2023年2月に発表され、3月にOEM向けに提供されました。^{[40] [41]}「X」サフィックスのCPUは、オーバークロック用に乗数がロック解除されています。^[42]

• 末尾文字なし: ロックされたクロック乗数
• X: ロック解除されたクロック乗数 (比率制限なしで調整可能)
• Xeon W-2400/2500 はモノリシック設計を採用し、最大 64 個のPCI Express 5.0レーンをサポートします。一方、Xeon W-3400/3500 はチップレット設計を採用し、最大 112 個のレーンをサポートします。どちらも 8 個のDMI 4.0レーンをサポートします。

• インテルのプロセス・アーキテクチャー・最適化モデル
• インテルのティック・トック・モデル
• Intel CPU マイクロアーキテクチャの一覧