パワーPC e200

PowerPC e200 は、Freescaleが主に自動車および産業用制御システムで使用するために開発した32 ビット Power ISA マイクロプロセッサコアのファミリです。このコアは、最大 600 MHz の速度でシステム オン チップ(SoC) 設計のCPU部分を形成するように設計されているため、組み込みアプリケーションに最適です。

e200 コアはMPC5xxファミリー プロセッサから開発され、 PowerQUICC SoC プロセッサの MPC8xx コアから派生しています。e200 はPower ISA v.2.03および以前のBook E仕様に準拠しています。すべての e200 コア ベースのマイクロプロセッサはMPC55xxおよび MPC56xx/JPC56x スキームで命名されています。PowerPC e300コアに基づくMPC52xxプロセッサと混同しないでください。

2007年4月、フリースケールとIPextremeはe200コアを他のメーカーにライセンス供与できるようにしました。^[1]

コンチネンタルAGとフリースケールは、自動車の電子ブレーキシステム向けに設計された3コアe200ベースのプロセッサSPACEを開発しています。^[2]

STMicroelectronicsと Freescale は、MPC56xx/SPC56xファミリの e200 をベースにした車載アプリケーション向けマイクロコントローラを共同で開発しました。

e200 ファミリは、単純なローエンドから複雑なハイエンドまで、6 つのコアで構成されています。

最もシンプルなコアである e200z0 は、インオーダーの4 ステージパイプラインを備えています。MMU 、キャッシュ、FPU はありません。Power ISA の可変ビット長 (VLE) 部分を使用します。これは、標準の 32 ビット PowerPC Book E ISA の 16 ビット バージョンを使用するため、コード フットプリントが最大 30% 削減されます。単一の 32 ビットAMBA 2.0v6 バス インターフェイスを備えています。ロード/ストア ユニットはパイプライン化されており、1 サイクルのロード レイテンシがあり、1 サイクルあたり 1 つのロードまたはストア操作のスループットをサポートします。

e200z0 は、MPC5510 で e200z1 コアとともにオプションのコプロセッサとして使用され、そのチップをマルチコアプロセッサにします。e200z0 は、他の e200 ベースのプロセッサや、非常にローエンドのスタンドアロン プロセッサのコプロセッサとして使用できます。

e200z1 には、分岐予測ユニットと 8 エントリ MMUを備えた 4 ステージのシングル発行パイプラインがあり、キャッシュと FPU はありません。完全な 32 ビット PowerPC ISA と VLE 命令を使用できます。デュアル 32 ビット AMBA 2.0v6 バス インターフェイスを使用します。ロード/ストア ユニットはパイプライン化されており、1 サイクルのロード レイテンシがあり、1 サイクルあたり 1 つのロードまたはストア操作のスループットをサポートします。

e200z3 には、分岐予測ユニット、16 エントリ MMU、およびSIMD対応 FPU を備えた 4 ステージのシングル発行パイプラインがあります。キャッシュはありません。完全な 32 ビット PowerPC ISA と VLE 命令を使用できます。デュアル 64 ビット AMBA 2.0v6 バス インターフェイスを使用します。ロード/ストア ユニットはパイプライン化されており、1 サイクルのロード レイテンシがあり、1 サイクルあたり 1 つのロードまたはストア操作のスループットをサポートします。

e200z4 には、分岐予測ユニット、16 エントリ MMU、信号処理拡張機能 (SPE)、SIMD 対応単精度 FPU、および 4 キロバイト 2/4 ウェイ セット アソシエティブ命令L1 キャッシュ(疑似ラウンドロビン置換アルゴリズム) を備えた 5 ステージのデュアル発行パイプラインがあります。データ キャッシュはありません。完全な 32 ビット PowerPC ISA と VLE 命令を使用できます。デュアル 64 ビット バス AMBA 2.0v6 インターフェイスを使用します。ロード/ストア ユニットはパイプライン化されており、2 サイクルのロード レイテンシがあり、サイクルごとに 1 つのロードまたはストア操作のスループットをサポートします。

派生製品によっては SPE または LSP をサポートする場合があります。

e200z6 には、分岐予測ユニット、32 エントリ MMU、信号処理拡張機能 (SPE)、SIMD 対応単精度 FPU、8 ウェイ セット アソシエイティブ 32 KiB 統合データ/命令 L1 キャッシュを備えた 7 ステージのシングル イシュー パイプラインがあります。完全な 32 ビット PowerPC ISA と VLE 命令を使用できます。単一の 64 ビット バス AMBA 2.0v6 インターフェイスを使用します。ロード/ストア ユニットはパイプライン化されており、3 サイクルのロード レイテンシがあり、サイクルごとに 1 つのロードまたはストア操作のスループットをサポートします。

e200z7 には、分岐予測ユニット、32 エントリ MMU、SIMD 対応単精度 FPU、16 KB、4 ウェイ セット アソシエイティブ ハーバード命令およびデータ L1 キャッシュを備えた 10 ステージのデュアル発行パイプラインがあります。完全な 32 ビット PowerPC ISA と VLE 命令を使用できます。アドレス バスには 32 ビット バス AMBA 2.0v6 インターフェイスを使用し、データ バスは 64 ビット (各バスの属性と制御を含む) です。ロード/ストア ユニットはパイプライン化されており、3 サイクルのロード レイテンシがあり、1 サイクルあたり 1 つのロードまたはストア操作のスループットをサポートします。

派生製品によっては、SPE、SPE v1.1、または SPE v2 がサポートされる場合があります。

• パワーPC5000
• パワーPC

• Freescale の MPC55xx ページ
• STのSPC5ページ
• IPextremes e200 ライセンス ページ
• Freescale の e200 コア ファミリ、概要とライセンス モデル、ホワイト ペーパー
• マルチコア設計: 主な課題と機会 – Power.org
• Halfhill, Tom R. (2007 年 4 月 2 日)。「Freescale が Power Core のライセンスを取得」。マイクロプロセッサ レポート。