負バイアス温度不安定性

負バイアス温度不安定性( NBTI ) は、 MOSFETの信頼性に関する重要な問題であり、トランジスタの劣化の一種です。NBTI は、しきい値電圧の増加と、それに伴う MOSFET のドレイン電流および相互コンダクタンスの減少として現れます。劣化は、多くの場合、時間のべき乗法則依存性によって近似されます。p チャネルMOSデバイス (pMOS)では、ほとんどの場合、負のゲート - ソース間電圧で動作するため、この問題は直ちに懸念されます。ただし、まったく同じメカニズムが、蓄積モードでバイアスされた場合、つまりゲートに負のバイアスが印加された場合、nMOS トランジスタにも影響します。

具体的には、時間の経過とともに、MOSFET のゲート下の酸化物半導体境界に正電荷が閉じ込められるようになります。これらの正電荷は、半導体内の電子正孔がチャネルを通じた伝導に寄与するはずの負のゲート電圧を部分的に打ち消します。ゲート電圧が除去されると、閉じ込められた電荷は数ミリ秒から数時間の時間スケールで消散します。トランジスタが小型化するにつれて、大きなゲート領域での影響の平均化が少なくなり、この問題はより深刻になっています。したがって、異なるトランジスタは異なる量の NBTI を経験し、隣接するトランジスタの密接なマッチングに依存する製造ばらつきを許容する標準的な回路設計手法が無効になります。

NBTI は、動作電圧の低減とクロックゲーティングという 2 つの一般的な省電力技術と悪影響を及ぼすため、ポータブルエレクトロニクスにとって重要な問題となっています。動作電圧が低い場合、NBTI によって生じるしきい値電圧の変化はロジック電圧の大きな部分を占め、動作を妨げます。クロックがゲートオフされると、トランジスタはスイッチングを停止し、NBTI の影響が急速に蓄積されます。クロックが再度有効になると、トランジスタのしきい値が変化し、回路が動作しなくなる可能性があります。一部の低電力設計では、NBTI の影響を軽減するために、クロックを完全に停止するのではなく、低周波数クロックに切り替えます。

物理

NBTI のメカニズムの詳細については議論されていますが、正電荷を帯びたホールのトラッピングと界面状態の生成という 2 つの効果が寄与していると考えられています。

誘電体のバルクに存在する既存のトラップは、pMOS のチャネルから来るホールで満たされます。ストレス電圧が除去されると、これらのトラップは空になり、Vth の劣化は時間の経過とともに回復します。
インターフェーストラップが生成され、pMOS デバイスが「オン」状態、つまり負のゲート電圧にバイアスされると、これらのインターフェース状態は正に帯電します。ストレスが除去されると、一部のインターフェース状態が非アクティブになる可能性があり、Vth の低下は時間の経過とともに回復する可能性があります。

2 つの共存するメカニズムの存在により、各コンポーネントの相対的な重要性、および界面状態の生成と回復のメカニズムについて科学的な論争が生じています。

サブミクロンデバイスでは、ゲートリーク電流密度を低減し、ボロンの浸透を防ぐために、シリコンゲート酸化物に窒素が組み込まれています。窒素を組み込むと NBTI が強化されることが知られています。新しいテクノロジー (45 nm およびより短い公称チャネル長) では、所定の等価酸化膜厚 (EOT) に対するゲート電流密度を向上させるために、代替手段として高誘電率金属ゲートスタックが使用されます。ゲートスタックに酸化ハフニウムなどの新しい材料を導入しても、NBTI は残り、高誘電率層での追加の電荷トラッピングによって悪化することがよくあります。

高κ金属ゲートの導入により、PBTI（正バイアス温度不安定性）と呼ばれる新しい劣化メカニズムがさらに重要になりました。これは、正バイアスがかかったときにnMOSトランジスタに影響を及ぼします。この場合、インターフェース状態は生成されず、Vth劣化の100％が回復される可能性があります。

参照

参考文献

JH Stathis、S. Mahapatra、T. Grasser、「負バイアス温度不安定性に関する議論の的となる問題」、Microelectronics Reliability、vol 81、pp. 244–251、2018年2月。doi :10.1016/ j.microrel.2017.12.035
T. Grasser 他「バイアス温度不安定性の理解におけるパラダイムシフト: 反応拡散からスイッチング酸化物トラップまで」IEEE Transactions on Electron Devices 58 (11)、pp. 3652–3666、2011 年 11 月。doi : 10.1109/TED.2011.2164543 Bibcode :2011ITED...58.3652G
DK Schroder、「負バイアス温度不安定性：何が分かっているのか？」、Microelectronics Reliability、vol. 47、no. 6、pp. 841–852、2007 年 6 月。doi : 10.1016/j.microrel.2006.10.006
Schroder, Dieter K. (2005 年 8 月)。「負バイアス温度不安定性 (NBTI): 物理、材料、プロセス、および回路の問題」(PDF)。
JH Stathis およびS Zafar、「MOS デバイスの負バイアス温度不安定性: レビュー」、Microelectronics Reliability、vol 46、no. 2、pp. 278–286、2006 年 2 月。doi :10.1016/j.microrel.2005.08.001
M. Alam および S. Mahapatra、「PMOS NBTI 劣化の包括的なモデル」、Microelectronics Reliability、vol. 45、no. 1、pp. 71–81、2005 年 1 月。doi : 10.1016/j.microrel.2004.03.019