インテルマイクロコード

インテルマイクロコードは、インテル製の x86プロセッサ内で実行されるマイクロコードです。1990年代半ばに導入されたP6マイクロアーキテクチャ以降、マイクロコードプログラムは、リリース後にCPUで見つかったバグを回避するために、オペレーティングシステムまたはBIOSファームウェアによってパッチを適用できるようになりました。 ^{[1]インテルはもともと、}テスト向け設計（DFT）イニシアチブの下で、プロセッサのデバッグ用にマイクロコードの更新を設計していました。^[2]

Pentium FDIVのバグを受けて、パッチ可能なマイクロコード機能は、製品のリコールを行わずに現場でのアップデートを可能にするというより広い目的を担うようになりました。^[1]

P6以降のマイクロアーキテクチャでは、x86命令は特定のプロセッサとステップレベルに固有のより単純なRISCスタイルのマイクロ操作に内部的に変換されます。^[1]

P6以前のマイクロコード

Intel 80486とAMD Am486には約5000行のマイクロコードアセンブリがあり、合計で約240KビットがマイクロコードROMに格納されています。^[3]

P6以降のマイクロオペレーション

Pentium Pro 以降のほとんどの Intel x86 プロセッサでは、命令は命令フェッチおよびデコードユニットによってプロセッサ固有のマイクロ操作のシーケンスに変換され、プロセッサによって直接実行されます。マイクロコードで実装される命令の場合、マイクロコードはオンチップメモリからフェッチされたマイクロ操作で構成されます。^[4]

Pentium Proでは、各マイクロオペレーションは72ビット幅、^[5]^{: 43}または118ビット幅です。^[6]^{: 2}^[7]^{: 14} これには、オペコード、2つのソースフィールド、1つの宛先フィールドが含まれ、^[8]^{: 7} 32ビットの即値を保持できます。^[6]^[7]^{: 14} Pentium Proは、内部マイクロコードROMのパリティエラーを検出し、マシンチェックアーキテクチャを介してこれを報告できます。^[9]

マイクロオペレーションは、最大3つのソース入力と2つの出力を持つ一貫した形式を持っています。^[10] プロセッサは、実行の前後にレジスタ名の変更を実行して、これらの入力を実レジスタファイル（RRF）にマッピングします。 ^[10] アウトオブオーダー実行が使用されるため、マイクロオペレーションとそれらが表す命令は同じ順序で表示されない場合があります。

Pentium Proの開発中、A2とB0のステッピングの間にいくつかのマイクロコード修正が組み込まれました。^[11] Pentium II（P6 Pentium Proベース）では、MMX命令セットをサポートするために追加のマイクロ操作が追加されました。^[12] いくつかのケースでは、まれなコーナーケースを信頼性の高い方法で処理するために「マイクロコードアシスト」が追加されました。^[12]

Pentium 4 では、同時に 126 個のマイクロ操作を実行できます。^[13]^{: 10} マイクロ操作はデコードされ、12,000 エントリの実行トレースキャッシュに格納され、同じ x86 命令のデコードが繰り返されるのを防ぎます。^[13]^{: 5} 6 個のマイクロ操作のグループが 1 つのトレースラインにパックされます。^[13]^{: 5}マイクロ操作は、同じキャッシュライン内で追加の即時データ領域を借りることができます。^[14]^{: 49} 例外処理などの複雑な命令は、マイクロコード ROM にジャンプします。^[13]^{: 6} Pentium 4 の開発中、マイクロコードがプロセッサのバグの 14% を占めていましたが、Pentium Pro の開発中はプロセッサのバグの 30% を占めていました。^[15]^{: 35}

2006年に導入されたIntel Coreマイクロアーキテクチャでは、比較とそれに続くジャンプを含むいくつかの一般的な命令ペアに「マクロ操作融合」が追加されました。 ^[16] Coreの命令デコーダは、x86命令を3つの異なる方法でマイクロコードに変換します。

インテルの同時マルチスレッドのハイパースレッディング実装では、マイクロコードROM、トレースキャッシュ、命令デコーダーは共有されますが、マイクロ操作キューは共有されません。^[17]

アップデート機能

1990年代半ば、新しいマイクロコードを供給する機能は当初、Pentium Pro BIOSアップデート機能と呼ばれていました。^[18]^[19]ユーザーモードアプリケーションがBIOS割り込み呼び出しを行って新しい「BIOSアップデートデータブロック」を供給することを意図しており、BIOSはこれを部分的に検証して不揮発性BIOSメモリに保存し、次回の起動時にインストールされているプロセッサに供給することができます。^[18]

インテルは、 DOSで実行できるというBUP_UTIL.EXE名前に変更されたというプログラムを配布しました。複数のマイクロコード更新のコレクションが連結され、のように拡張子で番号が付けられました。^[20]^{: 79}CHECKUP3.EXE.PDBPEP6.PDB

プロセッサインターフェース

プロセッサは、プロセッサ内部に保持され、内部ROMに格納されているマイクロコードセットを使用して起動します。^[1] マイクロコードの更新により、別のSRAMと、マイクロコード ROM 内でブレークポイントとして機能する「マッチレジスタ」のセットが作成され、 SRAM 内の更新されたマイクロ操作リストにジャンプできるようになります。 ^[1] マイクロコード命令ポインタ (UIP) とすべてのマッチレジスタの間で一致が実行され、一致すると、対応する宛先マイクロコードアドレスにジャンプします。^[2]^{: 3}オリジナルの P6 アーキテクチャでは、SRAM に 60 個のマイクロ操作と複数のマッチ/宛先レジスタペア用のスペースがあります。^[1]^[2]^{: 3} ROM マイクロコードから SRAM に保持されているパッチされたマイクロコードにジャンプするには、 1 つのプロセッサ命令サイクルが必要です。 ^[1] マッチレジスタは、マイクロコード一致アドレスとマイクロコード宛先アドレスで構成されます。^[21]

マイクロコードの更新を開始するには、プロセッサは保護リング0（「リング0 」）にある必要があります。 ^[21]^{: 1}対称型マルチプロセッシング構成の各CPUは個別に更新する必要があります。^[21]^{: 1}

更新は、そのアドレスをeaxレジスタに格納し、を設定しecx = 0x79、wrmsr（モデル固有のレジスタへの書き込み）を実行することによって開始されます。^[22]^{: 435}

マイクロコード更新フォーマット

インテルはマイクロコードの更新を2,048（2キロバイト）のバイナリブロブとして配布しています。^{[1]この更新には、どのプロセッサ向けに設計されているかに関する情報が含まれており、}CPUID命令の結果と照合することができます。^[1] この構造は48バイトのヘッダーと、更新するプロセッサが直接読み取ることを目的とした2,000バイトで構成されています。^[1]

マイクロコード更新プロセス中にプロセッサによって実行されるマイクロコードプログラム。^[1] このマイクロコードは、特殊なレジスタを使用してコンポーネントを再構成し、有効化または無効化することができ、ブレークポイントマッチレジスタを更新する必要があります。^[1]
最大60個のパッチされたマイクロオペレーションがSRAMに入力されます。^[1]
マイクロコード更新のフォーマットをわかりにくくするために、ランダムな値で構成されたパディング。 ^[1]

各ブロックは異なる方法でエンコードされており、2,000バイトの大部分は構成プログラムとして使用されず、SRAMマイクロオペレーションの内容自体ははるかに小さい。^[1] プロセッサに更新を適用できるかどうかの最終的な決定と検証は、プロセッサを介して復号化中に実行されます。 ^{[18]各マイクロコード更新は特定のCPUリビジョンに固有であり、異なる}ステッピングレベルのCPUによって拒否されるように設計されています。マイクロコード更新は、改ざんを防止し、検証を可能にするために暗号化されています。^[23]

Pentiumには2層の暗号化があり、その正確な詳細はIntelによって明確に文書化されておらず、10人未満の従業員だけが知っている。^[24]

Intel Atom、Nehalem、Sandy Bridgeのマイクロコードアップデートには、 10進数17の指数を持つ2048ビットRSA係数を含む520バイトの追加ヘッダーが含まれています。 ^[21]^{: 7, 8}

デバッグ

特別なデバッグ専用マイクロコードをロードして拡張実行トレースを有効にすると、ブレークポイントモニターピンを介して追加情報が出力されます。^[25] Pentium 4では、特別なマイクロコードをロードすると、マイクロコード拡張実行トレースモードにアクセスできます。^[25]JTAGテストアクセスポート（TAP）を使用する場合、ブレークポイント制御レジスタのペアにより、マイクロコードアドレスでブレークできます。^[25]

1980年代半ば、NECとインテルはマイクロコードの著作権をめぐって米国連邦裁判所で長期にわたる訴訟を起こした。^{[26] NECはNEC μPD8086で}インテル8086 CPUのセカンドソースとして活動しており、インテルと長期の特許および著作権のクロスライセンス契約を結んでいた。1982年8月、インテルはマイクロコードの実装に関して著作権侵害でNECを訴えた。^[27]^{[28] NECは}クリーンルームソフトウェアエンジニアリングを通じて、V20およびV30プロセッサのマイクロコードの実装の類似性は、コピーによるものではなく、アーキテクチャによって要求された制限の結果であることを実証し、勝訴した。^[26]

Intel 386 は、マイクロコードとプログラマブルロジックアレイの組み込みセルフテストを実行でき、セルフテストの値はレジスタに格納されます。^[29] BIST 中、マイクロプログラムカウンタはすべての ROM を調べるために再利用され、結果は複数入力シグネチャレジスタ (MISR) と線形フィードバックシフトレジスタのネットワークを介して照合されます。^[30]Intel 486の起動時に、ハードウェア制御の BIST が 2 ²⁰クロックサイクル実行され、マイクロコード ROM を含むさまざまなアレイがチェックされます。その後、制御はマイクロコードに移され、レジスタと計算ユニットのさらなるセルフテストが行われます。^[31] Intel 486 のマイクロコード ROM には 250,000 個のトランジスタがあります。^[31]EAX

AMDは、インテルの286、386、486マイクロコードを再利用する長期契約を結んでいた。^[32] 2004年10月、裁判所は、この契約はAMDによるインテルの486インサーキットエミュレーション（ICE）マイクロコードの配布には適用されないとの判決を下した。^[32]

直接アクセステスト

ダイレクトアクセステスト（DAT）は、テストのための設計（DFT）の一部としてIntel CPUに搭載されており、デバッグのための設計（DFD）イニシアチブにより、販売前に個々のCPUを完全にカバーするテストが可能になります。^[33]

^{2020年5月、制御レジスタバス（CRBUS） [34]}から直接読み取るスクリプト（デバッグ機能付きJTAG USB-AからUSB-A 3.0の「Red Unlock」を悪用した後、D +、D-、Vccなし^{[35] ）を使用して、Intel}Goldmont CPUのローカルダイレクトアクセステスト（LDAT）ポートから読み取り、ロードされたマイクロコードとパッチ配列が読み取られました。^[36]これらの配列は、CPUが特定のモードになった後にのみアクセス可能であり、オフセット0x6a0を介してアクセスされる5つの配列で構成されています。^[37]

ROM: マイクロコードトライアド
ROM: シーケンスワード
RAM: シーケンスワード（更新可能）
RAM: マッチ/パッチペア（更新可能）
RAM: マイクロコードトライアド（更新可能）

参考文献

^ abcdefghijklmno Gwennap, Linley (1997年9月15日). 「P6マイクロコードはパッチ適用可能」（PDF） . Microprocessor Report . 2009年12月21日時点のオリジナル（PDF）からアーカイブ。 2018年1月23日閲覧。 Intelは、 Pentium ProおよびPentium IIを含むP6プロセッサにマイクロコードパッチ機能を実装しました…プロセッサの製造後にマイクロコードを変更し、プロセッサの設計後に見つかったバグを修復できます。…当初この機能はデバッグ専用に使用されることを意図していましたが、Pentium FDIVバグの費用に対処した後、Intelはこれを現場で使用できるように決定しました。…P6チップには、内部ROMにマイクロコードの完全なセットが含まれています…BIOSは、ダウンロードシーケンスをトリガーするために、メモリアドレスを特別なCPUレジスタに書き込みます…P6プロセッサには、最大60のマイクロ命令を保持できる小さなSRAMが含まれています。パッチコードはこの SRAM にダウンロードされます。また、特定のマイクロコードアドレスに遭遇するとトラップを発生させる一連の「一致」レジスタも含まれています。(これは、アセンブリコードのデバッグに使用される「命令ブレークポイント」機能に似ています。) 処理に 1 サイクルかかるこのトラップは、マイクロコードの実行をパッチ RAM にベクトル化します。ダウンロードされたマイクロコードは 2 つのセグメントで構成されます。最初は、すぐに実行される初期化ルーチンです。必要に応じて、一致レジスタも初期化します。2 番目のセグメントには、通常の操作中にパッチ RAM に残り、一致レジスタトラップを介してアクセスされる 1 つ以上のパッチが含まれます。元のマイクロコードは ROM に格納されます。一致レジスタを使用すると、マイクロコードの動作を変更できます。このようにして、マイクロコードで実装されていると仮定すると、正しく動作しないx86 命令を修復できます。元のマイクロコードのセクションを置き換えるパッチが作成され、正しい操作を実行してから戻ります。一致レジスタの数、1 つ以上。 … 単一のバグ、… 複数のパッチが必要になる可能性があり、一部のバグは修復するには複雑すぎる… メカニズムにより複数のバグを修正できる可能性がある、… P6プロセッサの機能は、特別なレジスタを介して無効にできる… 2,048バイトのデータブロック。ブロックには、日付コード、CPU ID （ステッピングレベルを含む）を含む48バイトのヘッダーが含まれています。) とチェックサム、およびプロセッサによってダウンロードされる 2,000 バイトのデータで構成されます。… チェックサムは CPU では使用されません。… 2,000 バイトのデータは、Intel によれば解読が極めて困難であると言われる方法で暗号化されています。バイトはさまざまな長さのブロックに分割され、それぞれが異なる方法でエンコードされます。… 通常 2,000 バイトよりはるかに小さく、残りのデータは暗号化を解読しようとする者を混乱させるためのランダムノイズです。… Intel はマイクロコードの形式に関する情報を一切公開していません。… は意図的に理解しにくいように設計されています。P6 マイクロコード形式を知っているのは、Intel の従業員のごく一部だけです。
^ abc Yeoh Eng Hong; Lim Seong Leong; Wong Yik Choong; Lock Choon Hou; Mahmud Adnan (1998 年 4 月 20 日). Chao, Lin (編). 「Pentium および Pentium Pro マイクロプロセッサの高度な障害解析手法の概要」(PDF) . Intel Technology Journal (Q2). Pentium Pro マイクロプロセッサ ... マイクロパッチDFT機能。 ... は、マイクロコードパッチ RAM と、複数の Match レジスタと Destination レジスタのペアという 2 つの主要要素で構成されています。 ... マイクロコード命令ポインタ (UIP) が Match レジスタの内容と一致すると、UIP は Destination レジスタの新しいアドレスで再ロードされます。 ...リセットサブルーチンのUIP はMatch レジスタに設定でき、... これによりリセットサブルーチンが完全にバイパスされます。
^ Trumbull, Patricia V. (1994-10-07). Intel Corporation v. Advanced Micro Devices (裁判の「 ICE 」モジュールに続く事実認定と結論).米国北カリフォルニア地区連邦地方裁判所. サンノゼ. 2021-05-10取得– Advanced Micro Devices経由. 12 本のピンは「ICE」回路に関連しています。… AMD 486DXL および DXLV は、「 SMM 」機能を実装するために、「 ICE 」に関連する 3 本のピンを接続します。… 486の「ICE」マイクロコードは 250 行または 12,032 ビットです。「ICE」は 486 マイクロコード全体の約 5% を占めます。… 2 行… (「ICE」モードの「フリップフロップ」を設定するために使用)… 青色でコード化されたマイクロコード行は製造テストに関連しており、「 ICE 」関連の目的には使用されません。 … 赤色でコード化された 75 本のラインは、Intel が 486SL で「SMM」を実行するために使用しました。これは、このバージョンのチップのデータシート機能です。黄色のコード化された約 32 本のラインは、「ICE」に固有ではない日常的な操作を実行します。約 2 本のラインは「ICE」専用のままです。
^ 「Pentium Pro プロセッサマイクロアーキテクチャのツアー」。Intel。1996年 12 月 20 日時点のオリジナルよりアーカイブ。
^ Kubiatowicz, John (2004 年 5 月 3 日)。「P6 (Pentium Pro、II、III) の動的スケジューリング」(PDF)。低電力設計、高度な Intel プロセッサ。CS152 コンピュータアーキテクチャとエンジニアリング (講義 25)。複雑な 80x86 命令は、マイクロ操作の長いシーケンスを発行する従来のマイクロプログラム ( 8K x 72 ビット) によって実行されます。
^ ab Gwennap, Linley (1995 年 2 月 16 日). 「Intel の P6 は分離されたスーパースカラー設計を採用」(PDF) . Microprocessor Report . 第 9 巻、第 2 号。MicroDesign Resources。pp. 1–7。S2CID 14414612。2018年 10 月 8 日のオリジナル(PDF)からアーカイブ。P6 uops は 118 ビットの固定長で、通常の構造を使用して操作、2 つのソース、および宛先をエンコードします。ソースフィールドと宛先フィールドはそれぞれ 32 ビットのオペランドを格納できる幅です。
^ ab Asanovic, Krste (2002). 「P6 uops」（PDF） . Microprocessor Evolution: 4004 to Pentium Pro (Spring): 14 . 2018年1月23日閲覧.各uopは、約118ビットの固定フォーマットを持ちます… – オペコード、2つのソース、および宛先… – ソースと宛先フィールドは、即値またはオペランドを保持するために32ビット幅です
^ Colwell, Robert P.; Steck, Randy L.; Intel Corporation (1995-04-12). 「A 0.6 μm BiCMOS Processor With Dynamic Execution」(PDF) . p. 7 . 2020-05-27取得。マイクロオペレーションは P6 プロセッサのアトミックな作業単位で、オペコード、2 つのソースオペランド、および 1 つのデスティネーションオペランドで構成されます。これらのマイクロオペレーションは固定長であり、スケジュールする必要があるため、Pentium(R) プロセッサのマイクロコードよりも汎用的です。
^ 16.6.1. シンプルエラーコード(PDF) .マシンチェックアーキテクチャ(レポート) . Pentium® Pro ファミリーデベロッパーズマニュアル。第 3 巻: オペレーティングシステムライターガイド。1996 年 1 月 3 日。p. 401。2001 年 9 月 6 日時点のオリジナルからアーカイブ。2018年10 月 1 日に取得。一意のコードはグローバルエラー情報を示します…マイクロコード ROM パリティエラー{{cite report}}: CS1 メンテナンス: 不適切 URL (リンク)
^ ab Ronen, Ronny; Intel Labs (2005年1月18日). Micro Operations (Uops) (PDF) . The Pentium II/III Processor "Compiler on a Chip" (Report). Haifa: Tel Aviv University . pp. 26, 31, 32, 43, 44, 46. 2007年4月16日時点のオリジナル(PDF)よりアーカイブ。 2018年1月23日閲覧。各「CISC」命令は、1つ以上のuopsに分割されます… src / destの標準表現(3 src、2 dest ) … たとえば、次のようになります… ID : 命令をuopsに変換します。最大 6 個のuop をバッファリングします…割り当てとRAT … 1 クロックあたり最大 3 個のuop を処理できます… 予約ステーション (RS) … 「まだ実行されていない」すべてのuopのプール(最大 20 個) … 順序どおりのリタイア: … 1 クロックあたり最大 3 個のuop をリタイアします… OOOクラスタ … 1 クロックあたり最大 5 個のリソース準備完了uopが選択され、ディスパッチされますpop eaxesp1<-esp0+4, eax1<-[esp0]
^ Papworth, David B.; Intel Corporation (1996 年 4 月). 「Pentium Pro マイクロアーキテクチャのチューニング」(PDF) . IEEE Micro . p. 14. ISSN 0272-1732. 2018 年 10 月 8 日のオリジナル(PDF)からアーカイブ。2018年10 月 8 日に取得。B0ステッピングには、A ステップシリコンで発見された問題に対するマイクロコードバグとスピードパスの修正がいくつか組み込まれています。
^ ab Kagan, Michael; Gochman, Simcha; Orenstien, Doron; Lin, Derrick (1997). 「MMX テクノロジ搭載の Pentium プロセッサと Pentium II マイクロプロセッサの MMX マイクロアーキテクチャ」(PDF)。Intel Technology Journal (Q3): 6, 7。Pentium II プロセッサのマイクロアーキテクチャは、Pentium Pro マイクロプロセッサのものと似ています … 新しいMMX命令を Pentium Pro プロセッサ固有の uop に変換するように変更されました (新しい機能の実装には、新しい SIMD [Single Instruction Multiple Data] uop が追加されました)。 … 問題を修正して操作をやり直すために、マイクロコードアシストが作成されました。アシストは、マシンをフラッシュアウトし、まれではあるが処理が難しい問題をマイクロコードが処理できるようにする、顧客からは見えないイベントです。すべての MMX 命令はTOS をゼロにするため、アシストはTOS をゼロに書き込んで操作を再開する必要があります。 … MMX 命令オペコードマップ内の命令ホールである不正なオペコードは、1 つの uop アシストコールを生成するように定義されています。このアシストコールは、ROB にマシンをフラッシュするように指示し、アシストマイクロコードフローによってプロセッサが不正なオペコードエラーを処理できるようにします。
^ abcd Hinton, Glenn; Sager, Dave; Upton, Mike; Boggs, Darrell; Carmean, Doug; Kyker, Alan; Roussel, Patrice (2001). Chao, Lin (ed.). 「Pentium 4 プロセッサのマイクロアーキテクチャ」(PDF) . Intel Technology Journal . No. Q1. IA-32 命令バイトは、uops (マイクロ操作) と呼ばれる基本操作にデコードされます。これは、レベル 1 (L1) 命令キャッシュの高度な形式で、実行トレースキャッシュと呼ばれます。これは、命令デコードロジックと実行コアの間にあり、すでにデコードされた uops を格納します。命令は 1 回デコードされ、そこから繰り返し使用されます。最大 12K の uops を保持できる容量があります。ヒット率は、従来の 8K から 16K バイトの命令キャッシュと同等です。 … トレースラインごとに 6 つの uop のグループに uop をパックします … マイクロコード ROM … 文字列移動などの複雑な IA-32 命令、および障害と割り込みの処理用 … トレースキャッシュはマイクロコード ROM にジャンプし、マイクロコード ROM が uop を発行します … マイクロコード ROM が uop のシーケンス処理を完了すると … マシンのフロントエンドはトレースキャッシュから uop のフェッチを再開します … Pentium 4 プロセッサのディープバッファリング (126 の uop と 48 のロードが実行中)
^ Fog, Agner (2020-05-25). 「Intel、AMD、VIA CPU のマイクロアーキテクチャ」(PDF) (アセンブリプログラマとコンパイラメーカー向けの最適化ガイド)。デンマーク工科大学。p. 49。… μop の 32 ビットの即値オペランドが ±2 ¹⁵の範囲外にあり、16 ビットの符号付き整数として表現できない場合、近くの μop からストレージ領域を借りることができない限り、2 つのトレースキャッシュエントリが使用されます。 … 追加のストレージ領域が必要な μop は、独自のデータ領域を必要としない近くの μop から 16 ビットの追加のストレージ領域を借りることができます。
^ Bentley, Bob; Gray, Rand (2001). Chao, Lin (編). 「Intel® Pentium® 4 プロセッサの検証」(PDF) . Intel Technology Journal (Q1): 29–26.バグに関する議論
^ ab De Gelas, Johan (2006 年 5 月 1 日). 「Intel Core 対 AMD の K8 アーキテクチャ」. AnandTech . p. 3. 2018 年1 月 23 日閲覧。コアアーキテクチャには、4 つの x86 デコーダ、3 つのシンプルデコーダ、1 つのコンプレックスデコーダが搭載されており、1 ～ 15 バイトの可変長 x86 命令を固定長の RISC のような命令 (マイクロオペレーションと呼ばれる) に変換します。一般的な x86 命令は、単一のマイクロオペレーションに変換されます。コンプレックスデコーダは、最大 4 つのマイクロオペレーションを生成する命令を担当します。非常に長く複雑な x86 命令は、マイクロコードシーケンサーによって処理されます。マクロオペレーションの融合... x86 比較命令 ( ) は、ジャンプ ( ) と融合されます。CMPJNE TARG
^ Kim, Dongkeun; Shih-wei Liao, Steve; Wang, Perry H.; del Cuvillo, Juan; Tian, Xinmin; Zou, Xiang; Wang, Hong; Yeung, Donald; Girkar, Milind; Shen, John P. (2004 年 1 月 11 日)。「Intel のハイパースレッドプロセッサでのプリフェッチヘルパースレッドの物理的実験」(PDF)。pp. 4、5。2018年1 月 24 日に取得。L1トレースキャッシュ: 12K マイクロオペレーション、8 ウェイセットアソシエイティブ、1 行あたり 6 マイクロオペレーション … 共有: トレースキャッシュ、… IA-32命令デコード、マイクロコード ROM、Uopリタイアメントロジック、… パーティション: Uop キュー
^ abc 8: Pentium Pro プロセッサ BIOS アップデート機能(PDF) (レポート). 2.0. Intel. 1996 年 1 月 12 日. p. 45 . 2020 年11 月 3 日に取得。認証手順では、プロセッサが提供する復号化を利用して、潜在的に悪意のあるソースからの更新を検証します。
^ スティラー、アンドレアス;ポール、マティアス R. (1996-05-12)。「プロゼソルグフラスター」。c't – コンピュータ技術に関する雑誌。トレンドとニュース / aktuell - Prozessoren (ドイツ語)。 Vol. 1996年、いいえ。 6. Verlag Heinz Heise GmbH & Co KG。 p. 20. ISSN 0724-8679。 2017-08-28 のオリジナルからアーカイブ。2017-08-28に取得。
^ スコット・ミューラー、クレイグ・ザッカー（1998年9月）。ジム・ミナテル、ジル・バイアス、リック・クーゲン（編）。PCのアップグレードと修理（PDF）（10周年記念版）。Que Publishing。p . 79。ISBN 0-7897-1636-42018年10月1日に取得。更新データベースファイルPEP6.PDBでサポートされているプロセッサステッピング（リビジョン）とマイクロコード更新リビジョン…プロセッサ更新ユーティリティ（CHECKUP3.EXE）を使用すると、…正しいマイクロコード更新を簡単に確認できます。
^ abcde Chen, Daming Dominic; Ahn, Gail-Joon (2014 年 12 月 11 日)。「x86 プロセッサマイクロコードのセキュリティ分析」(PDF)。アリゾナ州立大学。pp. 1、5、7。2018年1 月 23 日閲覧。プロセッサのマイクロコードを更新するには、スーパーバイザ権限 (リング 0) が必要です。1970 年代以降、プロセッサメーカーは x86 をデコードして、一連の … (RISC) マイクロ操作 (uops) にしました。書き込み可能なパッチメモリを導入して、動的デバッグ機能を実装し、プロセッサのエラッタを修正するための更新メカニズムを提供しました。特に、1994 年の悪名高いPentium FDIV バグの後はそうでした。1995 年の P6 (Pentium Pro) マイクロアーキテクチャ、 1999 年のK7 マイクロアーキテクチャ、対称型マルチプロセッシング(SMP) を使用。各論理プロセッサで同期的に実行する必要があります。MROMに加えて RAM にパッチを適用します。最大 60 個のマイクロ命令があり、パッチは一致レジスタと宛先レジスタのペアによって実装されます。520 バイトのブロックには、各プロセッサファミリ内で一定であると思われる 2048 ビットの RSA モジュラスが含まれています。その後に、固定値 11h の 4 バイトの RSA 指数が続きます。
^ Shanley, T. (1998). Pentium Pro および Pentium II システムアーキテクチャ。Addison-Wesley Professional。p. 435。ISBN 9780201309737。
^ Wolfe, Alexander (1997 年 6 月 30 日)。「Intel が Pentium MPU のバグを解消する計画を準備」。EE Times。第 960 号。1999 年 11 月 13 日のオリジナルからアーカイブ。2018年10 月 3 日に取得– Techweb経由。わかりにくい名前「BIOS アップデート機能」…「各 BIOS アップデートは、プロセッサの特定のステッピングに合わせて調整されます」…データブロックは、復号化後、マイクロコード自体に直接マッピングされます。
^ Wolfe, Alexander (1997 年 6 月 30 日)。「Intel のバグ除去機能にホール発見」。EE Times。サンタクララ。2003 年 3 月 9 日のオリジナルからアーカイブ。Ajay Malhortra は、Intel のマイクロプロセッサグループに所属するテクニカルマーケティングマネージャーです。「マイクロコードパッチを含むデータブロックが暗号化されているだけでなく、プロセッサが BIOS 更新のヘッダーを調べると、更新を正常にロードする前にプロセッサ内で 2 段階の暗号化が行われる必要があります。」… 厳重に守られた秘密。「文書化されていません」と、Intel のマイクロプロセッサグループのアーキテクトである Frank Binns は言います。「この内容が書かれた Intel の「レッドブック」が手に入るわけではありません。実際には、Intel 全体で 10 人未満の人の頭の中にあるだけです。」
^ abc 「Intel プローブモードの詳細」。Hardice 。 2018 年1 月 23 日閲覧。特別な命令が実行されると、 BPM を介してパケットを送信します。… 拡張実行トレースを有効にするには、特別なマイクロコードパッチを適用する必要があります。… Pentium 4 の場合のみ、2 番目のタイプが存在します。… マイクロコード拡張実行トレースと呼ばれます。… 制御レジスタバスにより、LLCやマイクロコード/仮想ヒューズPROM へのアクセスなど、プロセッサの内部配列や機能にアクセスできます。… これは CPU パッケージ上にありますが、CPU シリコンダイ内にはありません。この PROM には、コールドブート中に CPU がロードするマイクロコードも含まれています。… 48 ビットのマイクロコードアドレスのブレークポイント… TAPコマンドBRKPTCTLAおよびBRKPTCTLBによってアクセスされます。
^ ab Elkins, David S. (1990年冬)。「NEC対Intel: 「クリーンルーム」手順を証拠として使用するためのガイド」。Computer / Law Journal。10 ( 4):453。NECがクリーンルーム手順を裁判証拠として使用…グレイ判事はマイクロコードを定義しました…著作権法の「コンピュータプログラム」の定義の範囲内で…Intelのマイクロコードは著作権で保護されます。…Intelのマイクロコードには必要な著作権表示が含まれていませんでした。…著作権は没収されました。…Intelはコピーの主張の根拠を失いました。
^ Hinckley, Robert C. (1987 年 1 月)。「NEC 対Intel: ハードウェアは著作権編集者のブラックホールに引き込まれるのか」。サンタクララハイテクノロジー法律ジャーナル。3 (1)。付録: マイクロコード形式、8086 /8088 形式、V20 /V30 形式
^ Leong, Kathy Chin (1988年3月28日). 「Intelの証人が証言を撤回」. Computerworld . 第22巻第13号. サンノゼ. pp. 83, 84. ISSN 0010-4841 . 2018年10月2日閲覧。
^ 「Intel386 DX マイクロプロセッサ 32 ビット CHMOS マイクロプロセッサ (統合メモリ管理機能付き)」(PDF)。1995 年 12 月。2004 年 9 月 3 日のオリジナルからアーカイブ。セルフテストでは、すべてのコントロール ROM の機能をチェックします。EAX レジスタには、Intel386 DX がマイクロコードと主要なPLAコンテンツのセルフテストに合格したことを示す 00000000h のシグネチャが含まれます。{{cite web}}: CS1 メンテナンス: 不適切 URL (リンク)
^ 「5.1 Intel 80386 の徹底的なテスト」(PDF)。組み込みシステム向けビルトインセルフテスト (BIST)。組み込みシステムのテスト。IIT Kharagpur : 21. 2006 年 10 月 7 日。2018年10 月 6 日に取得。ROMの場合、パターンは通常のロジックの一部であるマイクロプログラムカウンターによって生成されます。
^ ab Gelsinger, Patrick ; lyengar, Sundar; Krauskopf, Joseph; Nadir, James; Intel (1999). Computer Aided Design and Built In Self Test on the i486™ CPU (PDF) . 1989 IEEE International Conference on Computer Design: VLSI in Computers and Processors. IEEE. pp. 200–201.
^ ab 「AMDに対する裁判所の判決が懸念を呼ぶ」InfoWorld 1994年10月17日 p. 5 。 2018年1月24日閲覧。カリフォルニア州サンノゼの連邦地方裁判所の判決では、AMDにはAMDマイクロプロセッサでIntelのインサーキットエミュレーション（ICE）コードを使用する権利がないとしている。このコードはすべてのAMD 486に搭載されているが、低電力の486-DXLおよび486-DXLVプロセッサでのみ使用されている。…AMDは、このコードを排除するために486の全ラインの見直しを開始した。
^ Wu, David M.; Lin, Mike; Reddy, Madhukar; Jaber, Talal; Sabbavarapu, Anil; Thatcher, Larry; Intel Corporation (2004). 「Intel の高性能マイクロプロセッサ向けに最適化された DFT およびテストパターン生成戦略」(PDF)。38、43、44 ページ。アレイアクセスと診断にはダイレクトアクセステスト (DAT)、メモリセルの安定性テストにはプログラマブルウィークライトテストモード (PWWTM) を使用し、テスト時間を短縮します。… アレイDFTテスト戦略では、PBIST (プログラマブルビルトインセルフテスト) を使用して第 2 レベルキャッシュをテストし、DAT を使用して残りのアレイをテストします。… PBIST は JTAG TAP コントローラから使用できます。… 図 4 に示す PX の DAT モード… PX にはより多くのアレイがあります (>110)… PX のアレイテストカバレッジは 99.3% で、Pentium 4 ファミリの中で最高です。
^ Team、uCode Research (2020年5月25日)。「chip-red-pill/crbus_scripts」。GitHub 。 2020年5月26日閲覧。
^ Positive Research (2020-07-21)、ptresearch/IntelTXE-PoC 、 2020-07-25取得
^ Ermolov, Mark [@_markel___] (2020-05-19). 「Intel Atom CPU のローカルダイレクトアクセステスト (LDAT) DFT 機能を使用して、マイクロコードシーケンサー ROM をダンプしました。また、IROM (uops の即値) と思われるものを抽出し、MS パッチ RAM と Match/Patch レジスタを変更することさえできました」(ツイート) – Twitter経由。
^ Bosch, Peter (2020-05-22). 「Intel LDAT notes」 . 2020-05-26閲覧。PDAT CR: 0x6A0; 配列選択: 0‒4

さらに読む

米国特許 5404473、Papworth, David B.、Fetterman, Michael A. & Glew, Andrew F. 他、「パイプラインプロセッサで文字列操作を処理するための装置および方法」、1995 年 4 月 4 日公開、Intelに譲渡「 REP スイング操作の最初のCuops は、展開された反復が実行された後に残っている反復回数をMSループカウンターにロードします。… 少数の反復 (たとえば 7 回) は、MS のループカウンターがロードされる間に送信されます。この展開されたコードは、(E)CX の値に基づいて条件付きで実行されます。… 残りの 3 つの反復はNOPSに変換されます。」
米国特許 5559974、Boggs、Darrell D.、Brown、Gary L.、Hancock、Michael M. 他、「独立してロードされたマイクロエイリアスレジスタとマクロエイリアスレジスタに 1 回のマイクロ操作で同時にアクセスできるデコーダ」、1996 年 9 月 24 日公開、Intelに譲渡
米国特許 5566298、Boggs, Darrell D.、Brown, Gary L.、Hancock, Michael M. 他、「エイリアスメカニズムを備えたデコーダーでのアシストおよび再起動中の状態回復方法」、1996 年 10 月 15 日公開、Intel に譲渡「… 制御はマイクロ操作シーケンス (MS) ユニットに戻り、さらにエラー訂正制御マイクロ操作 (Cuops) を発行します。再起動を簡素化するために、変換プログラマブルロジックアレイ (XLAT PLA) によって提供されるエラーの原因となるマクロ命令から生成された Cuops は、有効ビットがアサートされていない状態で Cuop レジスタにロードされます。」
米国特許 5600806、Brown, Gary L. & Parker, Donald D.、「命令バッファを使用して可変長マクロ命令の命令境界を整列させる方法および装置」、1997-02-04 公開、Intelに譲渡、「ADD、XOR、SUB、AND、および OR は、1 つの汎用 Cuop で実装されます。1 つのCuop のみで表現できる別の命令グループには、ADCおよびSBB が含まれます。
米国特許 5630083、Carbine, Adrian L.、Brown, Gary L.、Parker, Donald D.、「複数の命令を並列にデコードするデコーダ」、2013 年 3 月 1 日公開、Intelに譲渡
米国特許 6055656、ウィルソン、Jr.、James A.、ミラー、Anthony C.、ロードハメル、Michael W. 他、「標準化されたテストアクセスポートによるレジスタバスアクセスの制御」、2000 年 4 月 25 日公開、Intelに譲渡
米国特許 20030196096、サットン、ジェームズ A.、「マイクロコードパッチ認証」、2003 年 10 月 16 日公開
米国特許 5948097、Glew、Andrew および Rodgers、Scott Dion、「コールゲートを使用せずにコンピュータシステムの特権レベルを変更する方法および装置」、1999 年 9 月 7 日公開、Intel に譲渡「SYSENTER および SYSEXIT は、Pentium Pro プロセッサなどの Intel アーキテクチャプロセッサで実行できるアセンブリ言語命令です。マイクロ操作は、ソースフィールドに適切なデータが入力されると準備完了と判断されます。命令デコードユニットは、各命令を 1 つ以上のマイクロ操作にデコードする 1 つ以上の変換 (XLAT) プログラマブルロジックアレイ (PLA) で構成されます。SYSENTER および SYSEXIT 命令は、それぞれ図 5 および 6 に示す手順を実行するマイクロ操作にデコードされます。」
「マイクロコードアップデータインターフェースsysctl」(ucode.cドライバー)。XNU。2018年1 月 24 日閲覧。#define IA32_BIOS_UPDT_TRIG (0x79) /* microcode update trigger MSR */
Sivaram, AT; Fan, Daniel; Yiin, A. (2002-10-10)。「APG による効率的な組み込みメモリテスト」。議事録。国際テスト会議。第 1 巻。メリーランド州ボルチモア: IEEE。pp. 47–54。doi : 10.1109 / TEST.2002.1041744。ISBN 0-7803-7542-4. ISSN 1089-3539. S2CID 19579807.
Bosch, Peter (2020-10-01). 「CPU の内部: P6 マイクロコードのリバースエンジニアリング」. YouTube . オランダ. 2020-11-01閲覧.

外部リンク

uCodeDisasm — Python の Intel マイクロコード逆アセンブラ (CRBUS より)、uops の名前

[gwennap-20070915-1] Gwennap, Linley (1997年9月15日). 「P6マイクロコードはパッチ適用可能」（PDF） . Microprocessor Report . 2009年12月21日時点のオリジナル（PDF）からアーカイブ。 2018年1月23日閲覧。 Intelは、 Pentium ProおよびPentium IIを含むP6プロセッサにマイクロコードパッチ機能を実装しました…プロセッサの製造後にマイクロコードを変更し、プロセッサの設計後に見つかったバグを修復できます。…当初この機能はデバッグ専用に使用されることを意図していましたが、Pentium FDIVバグの費用に対処した後、Intelはこれを現場で使用できるように決定しました。…P6チップには、内部ROMにマイクロコードの完全なセットが含まれています…BIOSは、ダウンロードシーケンスをトリガーするために、メモリアドレスを特別なCPUレジスタに書き込みます…P6プロセッサには、最大60のマイクロ命令を保持できる小さなSRAMが含まれています。パッチコードはこの SRAM にダウンロードされます。また、特定のマイクロコードアドレスに遭遇するとトラップを発生させる一連の「一致」レジスタも含まれています。(これは、アセンブリコードのデバッグに使用される「命令ブレークポイント」機能に似ています。) 処理に 1 サイクルかかるこのトラップは、マイクロコードの実行をパッチ RAM にベクトル化します。ダウンロードされたマイクロコードは 2 つのセグメントで構成されます。最初は、すぐに実行される初期化ルーチンです。必要に応じて、一致レジスタも初期化します。2 番目のセグメントには、通常の操作中にパッチ RAM に残り、一致レジスタトラップを介してアクセスされる 1 つ以上のパッチが含まれます。元のマイクロコードは ROM に格納されます。一致レジスタを使用すると、マイクロコードの動作を変更できます。このようにして、マイクロコードで実装されていると仮定すると、正しく動作しないx86 命令を修復できます。元のマイクロコードのセクションを置き換えるパッチが作成され、正しい操作を実行してから戻ります。一致レジスタの数、1 つ以上。 … 単一のバグ、… 複数のパッチが必要になる可能性があり、一部のバグは修復するには複雑すぎる… メカニズムにより複数のバグを修正できる可能性がある、… P6プロセッサの機能は、特別なレジスタを介して無効にできる… 2,048バイトのデータブロック。ブロックには、日付コード、CPU ID （ステッピングレベルを含む）を含む48バイトのヘッダーが含まれています。) とチェックサム、およびプロセッサによってダウンロードされる 2,000 バイトのデータで構成されます。… チェックサムは CPU では使用されません。… 2,000 バイトのデータは、Intel によれば解読が極めて困難であると言われる方法で暗号化されています。バイトはさまざまな長さのブロックに分割され、それぞれが異なる方法でエンコードされます。… 通常 2,000 バイトよりはるかに小さく、残りのデータは暗号化を解読しようとする者を混乱させるためのランダムノイズです。… Intel はマイクロコードの形式に関する情報を一切公開していません。… は意図的に理解しにくいように設計されています。P6 マイクロコード形式を知っているのは、Intel の従業員のごく一部だけです。

[intel-dft-1998-2] Yeoh Eng Hong; Lim Seong Leong; Wong Yik Choong; Lock Choon Hou; Mahmud Adnan (1998 年 4 月 20 日). Chao, Lin (編). 「Pentium および Pentium Pro マイクロプロセッサの高度な障害解析手法の概要」(PDF) . Intel Technology Journal (Q2). Pentium Pro マイクロプロセッサ ... マイクロパッチDFT機能。 ... は、マイクロコードパッチ RAM と、複数の Match レジスタと Destination レジスタのペアという 2 つの主要要素で構成されています。 ... マイクロコード命令ポインタ (UIP) が Match レジスタの内容と一致すると、UIP は Destination レジスタの新しいアドレスで再ロードされます。 ...リセットサブルーチンのUIP はMatch レジスタに設定でき、... これによりリセットサブルーチンが完全にバイパスされます。

[trumbull-1994-3] Trumbull, Patricia V. (1994-10-07). Intel Corporation v. Advanced Micro Devices (裁判の「 ICE 」モジュールに続く事実認定と結論).米国北カリフォルニア地区連邦地方裁判所. サンノゼ. 2021-05-10取得– Advanced Micro Devices経由. 12 本のピンは「ICE」回路に関連しています。… AMD 486DXL および DXLV は、「 SMM 」機能を実装するために、「 ICE 」に関連する 3 本のピンを接続します。… 486の「ICE」マイクロコードは 250 行または 12,032 ビットです。「ICE」は 486 マイクロコード全体の約 5% を占めます。… 2 行… (「ICE」モードの「フリップフロップ」を設定するために使用)… 青色でコード化されたマイクロコード行は製造テストに関連しており、「 ICE 」関連の目的には使用されません。 … 赤色でコード化された 75 本のラインは、Intel が 486SL で「SMM」を実行するために使用しました。これは、このバージョンのチップのデータシート機能です。黄色のコード化された約 32 本のラインは、「ICE」に固有ではない日常的な操作を実行します。約 2 本のラインは「ICE」専用のままです。

[pentium-pro-tour-4] 「Pentium Pro プロセッサマイクロアーキテクチャのツアー」。Intel。1996年 12 月 20 日時点のオリジナルよりアーカイブ。

[5] Kubiatowicz, John (2004 年 5 月 3 日)。「P6 (Pentium Pro、II、III) の動的スケジューリング」(PDF)。低電力設計、高度な Intel プロセッサ。CS152 コンピュータアーキテクチャとエンジニアリング (講義 25)。複雑な 80x86 命令は、マイクロ操作の長いシーケンスを発行する従来のマイクロプログラム ( 8K x 72 ビット) によって実行されます。

[linley-19950216-6] Gwennap, Linley (1995 年 2 月 16 日). 「Intel の P6 は分離されたスーパースカラー設計を採用」(PDF) . Microprocessor Report . 第 9 巻、第 2 号。MicroDesign Resources。pp. 1–7。S2CID 14414612。2018年 10 月 8 日のオリジナル(PDF)からアーカイブ。P6 uops は 118 ビットの固定長で、通常の構造を使用して操作、2 つのソース、および宛先をエンコードします。ソースフィールドと宛先フィールドはそれぞれ 32 ビットのオペランドを格納できる幅です。

[asanovic-2002-7] Asanovic, Krste (2002). 「P6 uops」（PDF） . Microprocessor Evolution: 4004 to Pentium Pro (Spring): 14 . 2018年1月23日閲覧.各uopは、約118ビットの固定フォーマットを持ちます… – オペコード、2つのソース、および宛先… – ソースと宛先フィールドは、即値またはオペランドを保持するために32ビット幅です

[colwell-steck-19950412-8] Colwell, Robert P.; Steck, Randy L.; Intel Corporation (1995-04-12). 「A 0.6 μm BiCMOS Processor With Dynamic Execution」(PDF) . p. 7 . 2020-05-27取得。マイクロオペレーションは P6 プロセッサのアトミックな作業単位で、オペコード、2 つのソースオペランド、および 1 つのデスティネーションオペランドで構成されます。これらのマイクロオペレーションは固定長であり、スケジュールする必要があるため、Pentium(R) プロセッサのマイクロコードよりも汎用的です。

[9] 16.6.1. シンプルエラーコード(PDF) .マシンチェックアーキテクチャ(レポート) . Pentium® Pro ファミリーデベロッパーズマニュアル。第 3 巻: オペレーティングシステムライターガイド。1996 年 1 月 3 日。p. 401。2001 年 9 月 6 日時点のオリジナルからアーカイブ。2018年10 月 1 日に取得。一意のコードはグローバルエラー情報を示します…マイクロコード ROM パリティエラー{{cite report}}: CS1 メンテナンス: 不適切 URL (リンク)

[ronen-2005018-10] Ronen, Ronny; Intel Labs (2005年1月18日). Micro Operations (Uops) (PDF) . The Pentium II/III Processor "Compiler on a Chip" (Report). Haifa: Tel Aviv University . pp. 26, 31, 32, 43, 44, 46. 2007年4月16日時点のオリジナル(PDF)よりアーカイブ。 2018年1月23日閲覧。各「CISC」命令は、1つ以上のuopsに分割されます… src / destの標準表現(3 src、2 dest ) … たとえば、次のようになります… ID : 命令をuopsに変換します。最大 6 個のuop をバッファリングします…割り当てとRAT … 1 クロックあたり最大 3 個のuop を処理できます… 予約ステーション (RS) … 「まだ実行されていない」すべてのuopのプール(最大 20 個) … 順序どおりのリタイア: … 1 クロックあたり最大 3 個のuop をリタイアします… OOOクラスタ … 1 クロックあたり最大 5 個のリソース準備完了uopが選択され、ディスパッチされますpop eaxesp1<-esp0+4, eax1<-[esp0]

[papworth-199604-11] Papworth, David B.; Intel Corporation (1996 年 4 月). 「Pentium Pro マイクロアーキテクチャのチューニング」(PDF) . IEEE Micro . p. 14. ISSN 0272-1732. 2018 年 10 月 8 日のオリジナル(PDF)からアーカイブ。2018年10 月 8 日に取得。B0ステッピングには、A ステップシリコンで発見された問題に対するマイクロコードバグとスピードパスの修正がいくつか組み込まれています。

[kagan-et-al-1997-12] Kagan, Michael; Gochman, Simcha; Orenstien, Doron; Lin, Derrick (1997). 「MMX テクノロジ搭載の Pentium プロセッサと Pentium II マイクロプロセッサの MMX マイクロアーキテクチャ」(PDF)。Intel Technology Journal (Q3): 6, 7。Pentium II プロセッサのマイクロアーキテクチャは、Pentium Pro マイクロプロセッサのものと似ています … 新しいMMX命令を Pentium Pro プロセッサ固有の uop に変換するように変更されました (新しい機能の実装には、新しい SIMD [Single Instruction Multiple Data] uop が追加されました)。 … 問題を修正して操作をやり直すために、マイクロコードアシストが作成されました。アシストは、マシンをフラッシュアウトし、まれではあるが処理が難しい問題をマイクロコードが処理できるようにする、顧客からは見えないイベントです。すべての MMX 命令はTOS をゼロにするため、アシストはTOS をゼロに書き込んで操作を再開する必要があります。 … MMX 命令オペコードマップ内の命令ホールである不正なオペコードは、1 つの uop アシストコールを生成するように定義されています。このアシストコールは、ROB にマシンをフラッシュするように指示し、アシストマイクロコードフローによってプロセッサが不正なオペコードエラーを処理できるようにします。

[hinton-et-al-2001-13] Hinton, Glenn; Sager, Dave; Upton, Mike; Boggs, Darrell; Carmean, Doug; Kyker, Alan; Roussel, Patrice (2001). Chao, Lin (ed.). 「Pentium 4 プロセッサのマイクロアーキテクチャ」(PDF) . Intel Technology Journal . No. Q1. IA-32 命令バイトは、uops (マイクロ操作) と呼ばれる基本操作にデコードされます。これは、レベル 1 (L1) 命令キャッシュの高度な形式で、実行トレースキャッシュと呼ばれます。これは、命令デコードロジックと実行コアの間にあり、すでにデコードされた uops を格納します。命令は 1 回デコードされ、そこから繰り返し使用されます。最大 12K の uops を保持できる容量があります。ヒット率は、従来の 8K から 16K バイトの命令キャッシュと同等です。 … トレースラインごとに 6 つの uop のグループに uop をパックします … マイクロコード ROM … 文字列移動などの複雑な IA-32 命令、および障害と割り込みの処理用 … トレースキャッシュはマイクロコード ROM にジャンプし、マイクロコード ROM が uop を発行します … マイクロコード ROM が uop のシーケンス処理を完了すると … マシンのフロントエンドはトレースキャッシュから uop のフェッチを再開します … Pentium 4 プロセッサのディープバッファリング (126 の uop と 48 のロードが実行中)

[fog-micro-2020-14] Fog, Agner (2020-05-25). 「Intel、AMD、VIA CPU のマイクロアーキテクチャ」(PDF) (アセンブリプログラマとコンパイラメーカー向けの最適化ガイド)。デンマーク工科大学。p. 49。… μop の 32 ビットの即値オペランドが ±2 ¹⁵の範囲外にあり、16 ビットの符号付き整数として表現できない場合、近くの μop からストレージ領域を借りることができない限り、2 つのトレースキャッシュエントリが使用されます。 … 追加のストレージ領域が必要な μop は、独自のデータ領域を必要としない近くの μop から 16 ビットの追加のストレージ領域を借りることができます。

[bentley-rand-2001-15] Bentley, Bob; Gray, Rand (2001). Chao, Lin (編). 「Intel® Pentium® 4 プロセッサの検証」(PDF) . Intel Technology Journal (Q1): 29–26.バグに関する議論

[gelas-20060501-16] De Gelas, Johan (2006 年 5 月 1 日). 「Intel Core 対 AMD の K8 アーキテクチャ」. AnandTech . p. 3. 2018 年1 月 23 日閲覧。コアアーキテクチャには、4 つの x86 デコーダ、3 つのシンプルデコーダ、1 つのコンプレックスデコーダが搭載されており、1 ～ 15 バイトの可変長 x86 命令を固定長の RISC のような命令 (マイクロオペレーションと呼ばれる) に変換します。一般的な x86 命令は、単一のマイクロオペレーションに変換されます。コンプレックスデコーダは、最大 4 つのマイクロオペレーションを生成する命令を担当します。非常に長く複雑な x86 命令は、マイクロコードシーケンサーによって処理されます。マクロオペレーションの融合... x86 比較命令 ( ) は、ジャンプ ( ) と融合されます。CMPJNE TARG

[kim-et-al-2004-17] Kim, Dongkeun; Shih-wei Liao, Steve; Wang, Perry H.; del Cuvillo, Juan; Tian, Xinmin; Zou, Xiang; Wang, Hong; Yeung, Donald; Girkar, Milind; Shen, John P. (2004 年 1 月 11 日)。「Intel のハイパースレッドプロセッサでのプリフェッチヘルパースレッドの物理的実験」(PDF)。pp. 4、5。2018年1 月 24 日に取得。L1トレースキャッシュ: 12K マイクロオペレーション、8 ウェイセットアソシエイティブ、1 行あたり 6 マイクロオペレーション … 共有: トレースキャッシュ、… IA-32命令デコード、マイクロコード ROM、Uopリタイアメントロジック、… パーティション: Uop キュー

[intel-bios-19960112-18] 8: Pentium Pro プロセッサ BIOS アップデート機能(PDF) (レポート). 2.0. Intel. 1996 年 1 月 12 日. p. 45 . 2020 年11 月 3 日に取得。認証手順では、プロセッサが提供する復号化を利用して、潜在的に悪意のあるソースからの更新を検証します。

[Stiller_1996-19] スティラー、アンドレアス;ポール、マティアス R. (1996-05-12)。「プロゼソルグフラスター」。c't – コンピュータ技術に関する雑誌。トレンドとニュース / aktuell - Prozessoren (ドイツ語)。 Vol. 1996年、いいえ。 6. Verlag Heinz Heise GmbH & Co KG。 p. 20. ISSN 0724-8679。 2017-08-28 のオリジナルからアーカイブ。2017-08-28に取得。

[mueller-199809-20] スコット・ミューラー、クレイグ・ザッカー（1998年9月）。ジム・ミナテル、ジル・バイアス、リック・クーゲン（編）。PCのアップグレードと修理（PDF）（10周年記念版）。Que Publishing。p . 79。ISBN 0-7897-1636-42018年10月1日に取得。更新データベースファイルPEP6.PDBでサポートされているプロセッサステッピング（リビジョン）とマイクロコード更新リビジョン…プロセッサ更新ユーティリティ（CHECKUP3.EXE）を使用すると、…正しいマイクロコード更新を簡単に確認できます。

[chen-ahn-20141211-21] Chen, Daming Dominic; Ahn, Gail-Joon (2014 年 12 月 11 日)。「x86 プロセッサマイクロコードのセキュリティ分析」(PDF)。アリゾナ州立大学。pp. 1、5、7。2018年1 月 23 日閲覧。プロセッサのマイクロコードを更新するには、スーパーバイザ権限 (リング 0) が必要です。1970 年代以降、プロセッサメーカーは x86 をデコードして、一連の … (RISC) マイクロ操作 (uops) にしました。書き込み可能なパッチメモリを導入して、動的デバッグ機能を実装し、プロセッサのエラッタを修正するための更新メカニズムを提供しました。特に、1994 年の悪名高いPentium FDIV バグの後はそうでした。1995 年の P6 (Pentium Pro) マイクロアーキテクチャ、 1999 年のK7 マイクロアーキテクチャ、対称型マルチプロセッシング(SMP) を使用。各論理プロセッサで同期的に実行する必要があります。MROMに加えて RAM にパッチを適用します。最大 60 個のマイクロ命令があり、パッチは一致レジスタと宛先レジスタのペアによって実装されます。520 バイトのブロックには、各プロセッサファミリ内で一定であると思われる 2048 ビットの RSA モジュラスが含まれています。その後に、固定値 11h の 4 バイトの RSA 指数が続きます。

[shanley-1998-22] Shanley, T. (1998). Pentium Pro および Pentium II システムアーキテクチャ。Addison-Wesley Professional。p. 435。ISBN 9780201309737。

[23] Wolfe, Alexander (1997 年 6 月 30 日)。「Intel が Pentium MPU のバグを解消する計画を準備」。EE Times。第 960 号。1999 年 11 月 13 日のオリジナルからアーカイブ。2018年10 月 3 日に取得– Techweb経由。わかりにくい名前「BIOS アップデート機能」…「各 BIOS アップデートは、プロセッサの特定のステッピングに合わせて調整されます」…データブロックは、復号化後、マイクロコード自体に直接マッピングされます。

[wolfe-1997-24] Wolfe, Alexander (1997 年 6 月 30 日)。「Intel のバグ除去機能にホール発見」。EE Times。サンタクララ。2003 年 3 月 9 日のオリジナルからアーカイブ。Ajay Malhortra は、Intel のマイクロプロセッサグループに所属するテクニカルマーケティングマネージャーです。「マイクロコードパッチを含むデータブロックが暗号化されているだけでなく、プロセッサが BIOS 更新のヘッダーを調べると、更新を正常にロードする前にプロセッサ内で 2 段階の暗号化が行われる必要があります。」… 厳重に守られた秘密。「文書化されていません」と、Intel のマイクロプロセッサグループのアーキテクトである Frank Binns は言います。「この内容が書かれた Intel の「レッドブック」が手に入るわけではありません。実際には、Intel 全体で 10 人未満の人の頭の中にあるだけです。」

[hardice-25] 「Intel プローブモードの詳細」。Hardice 。 2018 年1 月 23 日閲覧。特別な命令が実行されると、 BPM を介してパケットを送信します。… 拡張実行トレースを有効にするには、特別なマイクロコードパッチを適用する必要があります。… Pentium 4 の場合のみ、2 番目のタイプが存在します。… マイクロコード拡張実行トレースと呼ばれます。… 制御レジスタバスにより、LLCやマイクロコード/仮想ヒューズPROM へのアクセスなど、プロセッサの内部配列や機能にアクセスできます。… これは CPU パッケージ上にありますが、CPU シリコンダイ内にはありません。この PROM には、コールドブート中に CPU がロードするマイクロコードも含まれています。… 48 ビットのマイクロコードアドレスのブレークポイント… TAPコマンドBRKPTCTLAおよびBRKPTCTLBによってアクセスされます。

[elkins-1990-26] Elkins, David S. (1990年冬)。「NEC対Intel: 「クリーンルーム」手順を証拠として使用するためのガイド」。Computer / Law Journal。10 ( 4):453。NECがクリーンルーム手順を裁判証拠として使用…グレイ判事はマイクロコードを定義しました…著作権法の「コンピュータプログラム」の定義の範囲内で…Intelのマイクロコードは著作権で保護されます。…Intelのマイクロコードには必要な著作権表示が含まれていませんでした。…著作権は没収されました。…Intelはコピーの主張の根拠を失いました。

[hinckley-198701-27] ^ Hinckley, Robert C. (1987 年 1 月)。「NEC 対Intel: ハードウェアは著作権編集者のブラックホールに引き込まれるのか」。サンタクララハイテクノロジー法律ジャーナル。3 (1)。付録: マイクロコード形式、8086 /8088 形式、V20 /V30 形式

[leong-19880328-28] Leong, Kathy Chin (1988年3月28日). 「Intelの証人が証言を撤回」. Computerworld . 第22巻第13号. サンノゼ. pp. 83, 84. ISSN 0010-4841 . 2018年10月2日閲覧。

[intel-386-dx-199512-29] 「Intel386 DX マイクロプロセッサ 32 ビット CHMOS マイクロプロセッサ (統合メモリ管理機能付き)」(PDF)。1995 年 12 月。2004 年 9 月 3 日のオリジナルからアーカイブ。セルフテストでは、すべてのコントロール ROM の機能をチェックします。EAX レジスタには、Intel386 DX がマイクロコードと主要なPLAコンテンツのセルフテストに合格したことを示す 00000000h のシグネチャが含まれます。{{cite web}}: CS1 メンテナンス: 不適切 URL (リンク)

[30] 「5.1 Intel 80386 の徹底的なテスト」(PDF)。組み込みシステム向けビルトインセルフテスト (BIST)。組み込みシステムのテスト。IIT Kharagpur : 21. 2006 年 10 月 7 日。2018年10 月 6 日に取得。ROMの場合、パターンは通常のロジックの一部であるマイクロプログラムカウンターによって生成されます。

[gelsinger-1999-31] Gelsinger, Patrick ; lyengar, Sundar; Krauskopf, Joseph; Nadir, James; Intel (1999). Computer Aided Design and Built In Self Test on the i486™ CPU (PDF) . 1989 IEEE International Conference on Computer Design: VLSI in Computers and Processors. IEEE. pp. 200–201.

[infoworld-20041017-32] 「AMDに対する裁判所の判決が懸念を呼ぶ」InfoWorld 1994年10月17日 p. 5 。 2018年1月24日閲覧。カリフォルニア州サンノゼの連邦地方裁判所の判決では、AMDにはAMDマイクロプロセッサでIntelのインサーキットエミュレーション（ICE）コードを使用する権利がないとしている。このコードはすべてのAMD 486に搭載されているが、低電力の486-DXLおよび486-DXLVプロセッサでのみ使用されている。…AMDは、このコードを排除するために486の全ラインの見直しを開始した。

[wu-2004-33] Wu, David M.; Lin, Mike; Reddy, Madhukar; Jaber, Talal; Sabbavarapu, Anil; Thatcher, Larry; Intel Corporation (2004). 「Intel の高性能マイクロプロセッサ向けに最適化された DFT およびテストパターン生成戦略」(PDF)。38、43、44 ページ。アレイアクセスと診断にはダイレクトアクセステスト (DAT)、メモリセルの安定性テストにはプログラマブルウィークライトテストモード (PWWTM) を使用し、テスト時間を短縮します。… アレイDFTテスト戦略では、PBIST (プログラマブルビルトインセルフテスト) を使用して第 2 レベルキャッシュをテストし、DAT を使用して残りのアレイをテストします。… PBIST は JTAG TAP コントローラから使用できます。… 図 4 に示す PX の DAT モード… PX にはより多くのアレイがあります (>110)… PX のアレイテストカバレッジは 99.3% で、Pentium 4 ファミリの中で最高です。

[34] Team、uCode Research (2020年5月25日)。「chip-red-pill/crbus_scripts」。GitHub 。 2020年5月26日閲覧。

[35] Positive Research (2020-07-21)、ptresearch/IntelTXE-PoC 、 2020-07-25取得

[ermolev-20200519-2-36] Ermolov, Mark [@_markel___] (2020-05-19). 「Intel Atom CPU のローカルダイレクトアクセステスト (LDAT) DFT 機能を使用して、マイクロコードシーケンサー ROM をダンプしました。また、IROM (uops の即値) と思われるものを抽出し、MS パッチ RAM と Match/Patch レジスタを変更することさえできました」(ツイート) – Twitter経由。

[bosch-20200522-37] Bosch, Peter (2020-05-22). 「Intel LDAT notes」 . 2020-05-26閲覧。PDAT CR: 0x6A0; 配列選択: 0‒4