Loading article…
浅いトレンチ分離（STI ）はボックス分離技術とも呼ばれ、隣接する半導体デバイスコンポーネント間の電流漏れを防ぐ集積回路機能です。STIは通常、 250ナノメートル以下のCMOSプロセス技術ノードで使用されます。古いCMOS技術と非MOS技術では、LOCOSに基づく分離が一般的に使用されています。[1]
STIは、トランジスタが形成される前の半導体デバイス製造プロセスの初期段階で作成されます。STIプロセスの主な手順は、シリコンに溝のパターンをエッチングし、溝を埋めるために1つ以上の誘電体材料（二酸化ケイ素など）を堆積し、化学機械平坦化などの技術を使用して余分な誘電体を除去することです。[2]
特定の半導体製造技術には、アナログ集積回路によく見られる関連機能であるディープ トレンチ アイソレーションも含まれます。
トレンチエッジの効果は、最近「逆狭チャネル効果」[3]または「逆狭幅効果」[4]と呼ばれる現象を引き起こしています。基本的に、エッジでの電界の増強により、より低い電圧で（反転によって）伝導チャネルを形成しやすくなります。しきい値電圧は、トランジスタの幅が狭くなると効果的に低下します。[5] [6]電子デバイスの主な懸念は、しきい値電圧の低下後に大幅に大きくなる、 結果として生じるサブスレッショルドリーク電流です。
プロセスフロー
- スタック堆積（酸化物 + 保護窒化物）
- リトグラフ印刷
- ドライエッチング（反応性イオンエッチング）
- 酸化物による溝の充填
- 酸化物の化学機械研磨
- 保護窒化物の除去
- 酸化物の高さをSiに調整する
参照
参考文献
- ^ Quirk, Michael & Julian Serda (2001). 半導体製造技術: インストラクターマニュアル Archived September 28, 2007, at the Wayback Machine、p. 25。
- ^ [1]
- ^ Jung, Jong-Wan; Kim, Jong-Min; Son, Jeong-Hwan; Lee, Youngjong (2000 年 4 月 30 日). 「トレンチ分離端での過渡的増強拡散の抑制によるサブスレッショルドハンプと逆狭チャネル効果のゲート長への依存性」. Japanese Journal of Applied Physics . 39 (Part 1, No. 4B): 2136–2140. Bibcode :2000JaJAP..39.2136J. doi :10.1143/JJAP.39.2136.
- ^ A. Chatterjee 他、IEDM 1996.(会議発表) Chatterjee, A.; Esquivel, J.; Nag, S.; Ali, I.; Rogers, D.; Taylor, K.; Joyner, K.; Mason, M.; Mercer, D.; Amerasekera, A.; Houston, T.; Chen, I.-C. (1996)、「0.25/0.18 μm CMOS テクノロジおよびそれ以降の浅いトレンチ分離の研究」、1996 Symposium on VLSI Technology。技術論文ダイジェスト、pp. 156–157、doi :10.1109/VLSIT.1996.507831、ISBN 0-7803-3342-X、S2CID 27288482
- ^ Pretet, J; Ioannou, D; Subba, N; Cristoloveanu, S; Maszara, W; Raynaud, C (2002 年 11 月)。「狭チャネル効果と、STI および LOCOS 分離 SOI MOSFET の静的および浮遊ボディ特性への影響」。ソリッドステートエレクトロニクス。46 (11): 1699–1707。Bibcode :2002SSEle..46.1699P。doi : 10.1016/S0038-1101(02)00147-8。
- ^ Lee, Yung-Huei; Linton, Tom; Wu, Ken; Mielke, Neal (2001 年 5 月)。 「トレンチ エッジの pMOSFET 信頼性への影響」。マイクロエレクトロニクス信頼性。41 (5): 689–696。doi :10.1016/S0026-2714(01)00002-6。
外部リンク
- Clarycon: 浅いトレンチ分離
- N and K Technologies: 浅いトレンチ分離[リンク切れ ]
- ダウコーニング：スピンオン誘電体 - スピンオン浅溝絶縁