4倍精度浮動小数点形式

コンピューティングにおいて、4 倍精度(またはquad precision ) は、 53 ビットの倍精度の少なくとも 2 倍の精度で 16 バイト (128 ビット) を占める、 2進浮動小数点ベースのコンピュータ数値形式です。

この 128 ビットの 4 倍精度は、倍精度よりも高い精度の結果を必要とするアプリケーション向けに設計されているだけでなく、^{[1]主要な機能として、中間計算とスクラッチ変数のオーバーフローと}丸め誤差を最小限に抑えることで、倍精度の結果をより確実かつ正確に計算できるようにもなっています。元の IEEE 754 浮動小数点標準の主要設計者であるWilliam Kahan は、「現時点では、10 バイトの拡張形式は、超高精度の演算の価値と、それを高速に実行するための実装コストとの間の許容できる妥協点です。すぐにさらに 2 バイトの精度が許容されるようになり、最終的には 16 バイト形式になります... IEEE 浮動小数点演算標準 754が作成された時点で、より広い精度へのこのような段階的な進化はすでに見込まれていました。」と述べています。^[2]

IEEE 754-2008では、128 ビットの base-2 形式は正式にはbinary128と呼ばれます。

IEEE 754 4倍精度2進浮動小数点形式: binary128

IEEE 754 標準では、バイナリ 128 を次のように規定しています。

符号ビット: 1ビット
指数幅: 15 ビット
有効桁精度: 113 ビット (112 ビットは明示的に保存)

これにより、33～36 桁の有効桁数が得られます。最大 33 桁の有効桁数を持つ 10 進文字列を IEEE 754 の 4 倍精度形式に変換して通常の数値に変換し、同じ桁数の 10 進文字列に戻すと、最終結果は元の文字列と一致するはずです。IEEE 754 の 4 倍精度数値を少なくとも 36 桁の有効桁数を持つ 10 進文字列に変換し、4 倍精度表現に戻すと、最終結果は元の数値と一致するはずです。^[3]

このフォーマットは、指数がすべてゼロで格納されない限り、暗黙的に値 1 のリードビットで書き込まれます。したがって、メモリフォーマットには仮数の 112 ビットのみが表示されますが、合計精度は 113 ビット (約 34 桁の 10 進数: log ₁₀ (2 ¹¹³ ) ≈ 34.016 ) です。ビットは次のように配置されます。

指数エンコーディング

4 倍精度の 2 進浮動小数点指数は、ゼロオフセットが 16383 であるオフセット 2 進表現を使用してエンコードされます。これは、IEEE 754 標準では指数バイアスとも呼ばれます。

E_最小= 0001 ₁₆ − 3FFF ₁₆ = −16382
E_最大= 7FFE ₁₆ − 3FFF ₁₆ = 16383
指数バイアス= 3FFF ₁₆ = 16383

したがって、オフセットバイナリ表現で定義されているように、実際の指数を取得するには、格納されている指数からオフセット 16383 を減算する必要があります。

格納された指数 0000 ₁₆と 7FFF ₁₆は特別に解釈されます。

最小の正の（非正規）値は 2 ⁻¹⁶⁴⁹⁴ ≈ 10 ⁻⁴⁹⁶⁵で、精度は 1 ビットのみです。最小の正の正規値は 2 ⁻¹⁶³⁸² ≈ 3.3621 × 10 ⁻⁴⁹³²で、精度は 113 ビット、つまり ±2 ⁻¹⁶⁴⁹⁴です。表現可能な最大値は2 ¹⁶³⁸⁴ − 2 ¹⁶²⁷¹ ≈ 1.1897 × 10 ⁴⁹³²です。

4倍精度の例

これらの例は、浮動小数点値の16 進数のビット表現で示されています。これには、符号、(バイアスされた)指数、および仮数部が含まれます。

0000 0000 0000 0000 0000 0000 0000 0001 ₁₆ = 2 ⁻¹⁶³⁸² × 2 ⁻¹¹² = 2 ⁻¹⁶⁴⁹⁴ 
                                          ≈ 6.4751751194380251109244389582276465525 × 10 ^-4966
                                            (最小の正の非正規数)

0000 ffff ffff ffff ffff ffff ffff ffff ₁₆ = 2 ⁻¹⁶³⁸² × (1 − 2 ⁻¹¹² )
                                          ≈ 3.3621031431120935062626778173217519551 × 10 ⁻⁴⁹³²
                                            (最大の非正規数)

0001 0000 0000 0000 0000 0000 0000 0000 ₁₆ = 2 ⁻¹⁶³⁸² 
                                          ≈ 3.3621031431120935062626778173217526026 × 10 ⁻⁴⁹³²
                                            (最小の正の正規数)

7ffe ffff ffff ffff ffff ffff ffff ffff ₁₆ = 2 ¹⁶³⁸³ × (2 − 2 ⁻¹¹² )
                                          ≈ 1.1897314953572317650857593266280070162 × 10 ⁴⁹³²
                                            （最大の正規数）

3ffe ffff ffff ffff ffff ffff ffff ffff ₁₆ = 1 − 2 ⁻¹¹³
                                          ≈ 0.999999999999999999999999999999999037
                                            (1未満の最大の数字)

3fff 0000 0000 0000 0000 0000 0000 0000 ₁₆ = 1 (いち)

3fff 0000 0000 0000 0000 0000 0000 0001 ₁₆ = 1 + 2 ⁻¹¹²
                                          ≈ 1.000000000000000000000000000000001926
                                            (1より大きい最小の数字)

4000 0000 0000 0000 0000 0000 0000 0000 ₁₆ = 2
c000 0000 0000 0000 0000 0000 0000 0000 ₁₆ = −2

0000 0000 0000 0000 0000 0000 0000 0000 ₁₆ = 0
8000 0000 0000 0000 0000 0000 0000 0000 ₁₆ = −0

7fff 0000 0000 0000 0000 0000 0000 0000 ₁₆ = 無限大
ffff 0000 0000 0000 0000 0000 0000 0000 ₁₆ = −無限大

4000 921f b544 42d1 8469 898c c517 01b8 ₁₆ ≈ π

3ffd 5555 5555 5555 5555 5555 5555 5555 ₁₆ ≈ 1/3

デフォルトでは、仮数のビット数が奇数であるため、 1/3 は倍精度のように切り捨てられます。したがって、丸め点を超えるビットは、最後の桁の単位0101...の 1/2 未満になります。

ダブルダブル演算

倍精度値のペアを使用してほぼ4倍精度を実装する一般的なソフトウェア手法は、double -double演算と呼ばれることがあります。^[4]^[5]^[6] 53ビットの有効桁を持つIEEE倍精度値のペアを使用して、double-double演算は、少なくとも^[4]2×53 = 106ビット（実際には指数範囲が限られているため、一部の最大値を除いて107ビット^[7]）の有効桁を持つ数値の演算を提供します。これは、IEEEバイナリ128 4倍精度の113ビットの有効桁よりもわずかに精度が低いだけです。倍精度浮動小数点数の範囲は、指数部が依然として11ビットであるため、本質的には倍精度形式と同じままであり、^{[4] IEEE 4倍精度の15ビット指数（倍精度浮動小数点数では}1.8 × 10 ³⁰⁸の範囲、2進数では1.2 × 10 ⁴⁹³²の範囲）よりも大幅に小さい。

特に、double-double 技法におけるdouble-double/quadruple-precision 値q は、それぞれqの仮数の半分を供給する2 つの倍精度値xとyの合計q = x + yとして暗黙的に表現されます。^[5]つまり、ペア( x、y )がqの代わりに格納され、 q値(+、-、×、...)に対する操作は、x値とy値に対する同等の (ただしより複雑な) 操作に変換されます。したがって、この技法での演算は、倍精度演算のシーケンスに簡略化されます。倍精度演算は一般にハードウェアで実装されるため、double-double 演算は、より一般的な任意精度演算技法よりも通常大幅に高速です。^[4]^[5]

ダブルダブル演算には次のような特殊な特性があることに注意する: ^[8]

値の大きさが小さくなると、追加精度の量も小さくなります。したがって、正規化された範囲内の最小の数値は、倍精度よりも狭くなります。完全な精度を持つ最小の数値は、1000...0 ₂ (106 個のゼロ) × 2 ⁻¹⁰⁷⁴、または1.000...0 ₂ (106 個のゼロ) × 2 ⁻⁹⁶⁸^{です。大きさが 2 −1021}より小さい数値は、倍精度と比較して追加の精度を持ちません。
実際の精度ビット数は異なる場合があります。一般に、数値の下位部分の大きさは、上位部分の ULP の半分以下です。下位部分が上位部分の ULP の半分未満の場合、上位数と下位数の有効ビットの間には、有効ビット (すべて 0 またはすべて 1) が暗黙的に存在します。有効ビット数が固定であることに依存する特定のアルゴリズムは、128 ビット長の倍精度数を使用すると失敗する可能性があります。
上記の理由により、1 より大きい最小の表現可能な数値である1 + 2 ^{−1074のような値を表現することが可能です。}

ダブルダブル演算に加えて、高精度浮動小数点ライブラリを使用せずに、より高い精度が必要な場合は、トリプルダブルまたはクアッドダブル演算を生成することもできます。これらは、それぞれ 3 つ (または 4 つ) の倍精度値の合計として表されます。これらは、それぞれ少なくとも 159/161 ビットと 212/215 ビットで演算を表すことができます。

同様の技術を使用して、 2つの4倍精度値の合計として表されるダブルクアッド演算を生成することができます。これらは、少なくとも226（または227）ビットの演算を表すことができます。^[9]

実装

2016 年現在、4 倍精度の直接的なハードウェアサポートは^[update]あまり一般的ではないため (下記の「ハードウェアサポート」を参照)、4 倍精度はさまざまな手法 (上記の double-double 手法など。ただし、この手法では IEEE 4 倍精度は実装されません) によってソフトウェアで実装されることがよくあります。一般的な任意精度の算術ライブラリを使用して 4 倍精度 (またはそれ以上) を得ることができますが、特殊な 4 倍精度の実装ではより高いパフォーマンスを実現できる場合があります。

コンピュータ言語サポート

別の疑問は、4 倍精度型がコンピュータプログラミング言語にどの程度直接組み込まれているかということです。

Fortranでは、4倍精度はreal(real128)（iso_fortran_envFortran 2008のモジュールを使用する必要があり、定数はreal128ほとんどのプロセッサで16に等しい）、、またはreal(selected_real_kind(33, 4931))非標準のとして指定されますREAL*16。（4倍精度は、たとえばx86、x86-64、およびItaniumアーキテクチャ上のIntel Fortranコンパイラ^[10]およびGNU Fortranコンパイラ^[11]REAL*16によってサポートされています。）

Cプログラミング言語の場合、ISO/IEC TS 18661-3（Cの浮動小数点拡張、交換および拡張型）は、_Float128IEEE 754 4倍精度形式（binary128）を実装する型としてを指定しています。^[12]また、C / C++では、いくつかのシステムとコンパイラーでは、4倍精度はlong double型で指定される場合がありますが、これは言語で必須ではなく（とlong double同等以上の精度であればよいdouble）、一般的でもありません。

x86およびx86-64では、最も一般的なC/C++コンパイラは、long double4倍精度ではなく、80ビット拡張精度（例：GNU Cコンパイラgcc ^[13]およびスイッチ付きのIntel C++コンパイラ^[14]）または単に倍精度と同義語（例：Microsoft Visual C++ ^{[15] ）として実装します。ARM}64ビットアーキテクチャ（AArch64）の手続き呼び出し標準では、がIEEE 754 4倍精度形式に対応することを指定しています。^[16]他のいくつかのアーキテクチャでは、一部のC/C++コンパイラは4倍精度として実装しています。たとえば、PowerPC（double-double ^[17]^[18]^[19]として）およびSPARC ^[20]上のgcc 、またはSPARC上のSun Studioコンパイラです。^[21]が4倍精度でなくても、一部のC/C++コンパイラは拡張機能として非標準の4倍精度型を提供しています。たとえば、gccはx86、x86-64、Itanium CPUに対してと呼ばれる4倍精度型を提供し、^[22]PowerPCでは-mfloat128-hardwareまたは-mfloat128オプションを使用してIEEE 128ビット浮動小数点として提供しています。^[23]また、Intelのx86およびx86-64用C/C++コンパイラの一部のバージョンはと呼ばれる非標準の4倍精度型を提供しています。^[24]/Qlong‑doublelong doublelong doublelong double__float128_Quad

Zigはその型でそれをサポートしていますf128。^[25]

Googleの開発中の言語Carbonは、「f128」と呼ばれる型でこれをサポートしています。^[26]

2024年現在、Rustはf128IEEE4倍精度128ビット浮動小数点数用の新しい型を追加する作業を進めています。 ^[27]

ライブラリとツールボックス

GCCの4 倍精度数学ライブラリ libquadmath は、演算__float128を提供します__complex128。
Boost多倍長__float128ライブラリBoost.Multiprecisionは、および型に対する統一されたクロスプラットフォームC++インターフェースを提供し_Quad、標準数学ライブラリのカスタム実装も含んでいます。^[28]
MATLABのMultiprecision Computing Toolboxは、 MATLABで4倍精度の計算を可能にします。これには基本的な算術機能だけでなく、数値計算、密および疎な線形代数も含まれています。^[29]
DoubleFloats ^[30]パッケージは、Juliaプログラミング言語のdouble-double計算のサポートを提供します。
doubledouble.py ^[31]ライブラリはPythonでdouble-double計算を可能にします。^[要出典]

Mathematica は IEEE 4 倍精度数、つまり 128 ビット浮動小数点値 (Real128) と 256 ビット複素数値 (Complex256) をサポートしています。^{[引用が必要]}

ハードウェアサポート

IEEE 4倍精度は1998年にIBM System/390 G5に追加され、 ^{[32]その後の}z/Architectureプロセッサでもハードウェアでサポートされています。^[33]^[34] IBM POWER9 CPU ( Power ISA 3.0 ) はネイティブ128ビットのハードウェアサポートを備えています。^[23]

IEEE 128ビット浮動小数点数のネイティブサポートは、PA-RISC 1.0 ^[35]およびSPARC V8 ^[36]とV9 ^[37]アーキテクチャで定義されています（たとえば、16個の4倍精度レジスタ%q0、%q4、...があります）が、2004年時点ではSPARC CPUで4倍精度演算をハードウェアで実装しているものはありません^[update]。^[38]

非IEEE拡張精度（128ビットの記憶域、1ビットの符号、7ビットの指数、112ビットの小数部、8ビットの未使用）はIBM System/370シリーズ（1970年代から1980年代）に追加され、1960年代には一部のSystem/360モデル（System/360-85、^[39] -195、および特別な要求またはOSソフトウェアによってシミュレートされたその他のモデル）で利用可能でした。

Siemens 7.700 および 7.500 シリーズのメインフレームとその後継機は、 IBM System/360 および System/370 と同じ浮動小数点形式と命令をサポートしています。

VAXプロセッサは、IEEE 以外の 4 倍精度浮動小数点を「H 浮動小数点」形式として実装しました。このプロセッサには 1 つの符号ビット、15 ビットの指数、および 112 ビットの小数点ビットがありましたが、メモリのレイアウトは IEEE 4 倍精度とは大きく異なり、指数バイアスも異なっていました。初期の VAX プロセッサのうち、H 浮動小数点命令をハードウェアで実装したのはごくわずかで、その他はすべてソフトウェアで H 浮動小数点をエミュレートしていました。

NECベクトルエンジンアーキテクチャは、128ビットバイナリIEEE 754 4倍精度数の加算、減算、乗算、比較をサポートしています。^[40] 2つの隣接する64ビットレジスタが使用されます。ベクトルレジスタでは4倍精度演算はサポートされていません。^[41]

RISC -Vアーキテクチャは、128ビットバイナリIEEE 754-2008浮動小数点演算用の「Q」（4倍精度）拡張を指定します。^[42]「L」拡張（まだ認定されていません）は、64ビットおよび128ビットの10進浮動小数点を指定します。^[43]

4 倍精度 (128 ビット) ハードウェア実装を、Streaming SIMD ExtensionsやAltiVecなどのSIMD命令を実装する「128 ビット FPU」と混同しないでください。これらは、同時に演算される 4 つの 32 ビット単精度値または 2 つの 64 ビット倍精度値の 128 ビットベクトルを指します。

参照

IEEE 754、浮動小数点演算の IEEE 標準
ISO/IEC 10967、言語に依存しない算術演算
プリミティブデータ型
Q表記法（科学的表記法）

参考文献

^ Bailey, David H.; Borwein, Jonathan M. (2009 年 7 月 6 日). 「高精度計算と数理物理学」(PDF)。
^ Higham, Nicholas (2002)。「安定したアルゴリズムの設計」『数値アルゴリズムの精度と安定性』（第2版） SIAM、p.43。
^ Kahan, Wiliam (1987 年 10 月 1 日)。「2 進浮動小数点演算に関する IEEE 標準 754 の現状に関する講義ノート」(PDF)。
^ abcd Yozo Hida、X. Li、および DH Bailey、「Quad-Double Arithmetic: Algorithms, Implementation, and Application」、Lawrence Berkeley National Laboratory Technical Report LBNL-46996 (2000)。また、Y. Hida 他、「Library for double-double and quad-double arithmetic」(2007)。
^ abc JR Shewchuk、「適応型精度浮動小数点演算と高速で堅牢な幾何述語」、離散および計算幾何学18: 305–363、1997 年。
^ Knuth, DE The Art of Computer Programming (第 2 版)。第 4.2.3 章、問題 9。
^ Robert Munafo. F107 および F161 高精度浮動小数点データ型 (2011)。
^ 128 ビットの Long Double 浮動小数点データ型。
^ sourceware.org Re: glibc libm の状態
^ 「Intel Fortran コンパイラ製品概要 (web.archive.org のアーカイブコピー)」(PDF)。Su。2008 年 10 月 25 日時点のオリジナルよりアーカイブ。2010 年 1 月 23 日閲覧。{{cite web}}: CS1 maint: unfit URL (link)
^ 「GCC 4.6 リリースシリーズ - 変更点、新機能、および修正」。2010年 2 月 6 日閲覧。
^ 「ISO/IEC TS 18661-3」（PDF） 2015年6月10日。 2019年9月22日閲覧。
^ i386 および x86-64 オプション (web.archive.org のアーカイブコピー)、GNU コンパイラコレクションの使用。
^ Intel 開発者サイト。
^ MSDN ホームページ、Visual C++ コンパイラについて。
^ 「ARM 64 ビットアーキテクチャのプロシージャ呼び出し標準 (AArch64)」(PDF) 。2013 年 5 月 22 日。2019年 10 月 16 日のオリジナル(PDF)からアーカイブ。2019年 9 月 22 日に取得。
^ RS/6000 および PowerPC オプション、GNU コンパイラコレクションの使用。
^ Inside Macintosh – PowerPC Numerics. 2012年10月9日アーカイブ、Wayback Machine。
^ Darwin 用の 128 ビット長倍精度サポートルーチン。
^ SPARC オプション、GNU コンパイラコレクションの使用。
^ 数学ライブラリ、Sun Studio 11数値計算ガイド(2005)。
^ GNU コンパイラコレクションを使用した追加の浮動小数点型
^ ab 「GCC 6 リリースシリーズ - 変更点、新機能、修正」。2016年 9 月 13 日閲覧。
^ Intel C++ フォーラム (2007)。
^ “Floats”. ziglang.org . 2024年1月7日閲覧。
^ 「Carbon Language のメインリポジトリ - 言語設計」。GitHub。2022年 8 月 9 日。2022年 9 月 22 日閲覧。
^ Cross, Travis. 「 f16および f128 float 型の追跡問題」。GitHub。2024年 7 月 5 日閲覧。
^ 「Boost.Multiprecision – float128」。2015年6月22日閲覧。
^ Holoborodko, Pavel (2013-01-20). 「MATLAB での高速 4 倍精度計算」。 2015 年 6 月 22 日閲覧。
^ 「DoubleFloats.jl」。GitHub。
^ "doubledouble.py". GitHub .
^ Schwarz, EM; Krygowski, CA (1999 年 9 月). 「S/390 G5 浮動小数点ユニット」. IBM Journal of Research and Development . 43 (5/6): 707–721. CiteSeerX 10.1.1.117.6711 . doi :10.1147/rd.435.0707.
^ ガーウィグ、G.ウェッター、H.シュワルツ、EM;ハース、J.クリゴウスキー、カリフォルニア州。フライシャー、BM;クローナー、M. (2004 年 5 月)。「IBM eServer z990 浮動小数点ユニット。IBM J. Res. Dev. 48」。 311–322ページ。
^ Schwarz, Eric (2015 年 6 月 22 日)。「IBM z13 SIMD アクセラレーター (整数、文字列、浮動小数点用)」(PDF) 。2015 年7 月 13 日閲覧。
^ 「バイナリ交換形式の実装者サポート」。IEEE。2017年10月27日時点のオリジナルよりアーカイブ。2021年7月15日閲覧。
^ SPARC Architecture Manual: Version 8 (web.archive.org のアーカイブコピー) (PDF) 。SPARC International, Inc. 1992 年。2005 年 2 月 4 日にオリジナル(PDF)からアーカイブ。2011年 9 月 24 日に取得。SPARCは、32 ビット整数と 32、64、128 ビットの IEEE 標準 754 浮動小数点を主なデータ型とする命令セットアーキテクチャ (ISA) です。
^ Weaver, David L.; Germond, Tom, eds. (1994). The SPARC Architecture Manual: Version 9 (archived copy on web.archive.org) (PDF) . SPARC International, Inc. 2012-01-18 にオリジナル(PDF)からアーカイブ。2011-09-24に取得。浮動小数点: このアーキテクチャは、32 個の単精度 (32 ビット) レジスタ、32 個の倍精度 (64 ビット) レジスタ、16 個の 4 倍精度 (128 ビット) レジスタ、またはそれらの混合を提供する別のレジスタファイルで動作する、IEEE 754 互換の浮動小数点命令セットを提供します。
^ 「SPARC の動作と実装」。数値計算ガイド — Sun Studio 10。Sun Microsystems, Inc. 2004。2011-09-24取得。ただし、ハードウェアが浮動小数点命令を正常に完了しない状況が 4 つあります。... 命令がハードウェアによって実装されていない (... SPARC FPU 上の 4 倍精度命令など)。
^ Padegs, A. (1968). 「System/360 Model 85 の構造的側面、III: 浮動小数点アーキテクチャの拡張」IBM Systems Journal . 7 : 22–29. doi :10.1147/sj.71.0022.
^ Vector Engine アセンブリ言語リファレンスマニュアル、第 4 章アセンブラ構文、23 ページ。
^ SX-Aurora TSUBASAアーキテクチャガイドリビジョン1.1、pp.38、60。
^ RISC-V ISA仕様v. 20191213、第13章、「Q」4倍精度浮動小数点の標準拡張、79ページ。
^ [1] 第15章、95ページ。

外部リンク

高精度ソフトウェアディレクトリ
QPFloat、4倍精度演算用のフリーソフトウェア（GPL ）ソフトウェアライブラリ
HPAlib、 4倍精度演算用のフリーソフトウェア（LGPL ）ソフトウェアライブラリ
libquadmath、GCC の4 倍精度数学ライブラリ
IEEE-754 分析、binary32、binary64、binary128 浮動小数点値を調べるためのインタラクティブな Web ページ

[1] Bailey, David H.; Borwein, Jonathan M. (2009 年 7 月 6 日). 「高精度計算と数理物理学」(PDF)。

[2] Higham, Nicholas (2002)。「安定したアルゴリズムの設計」『数値アルゴリズムの精度と安定性』（第2版） SIAM、p.43。

[whyieee-3] Kahan, Wiliam (1987 年 10 月 1 日)。「2 進浮動小数点演算に関する IEEE 標準 754 の現状に関する講義ノート」(PDF)。

[Hida-4] Yozo Hida、X. Li、および DH Bailey、「Quad-Double Arithmetic: Algorithms, Implementation, and Application」、Lawrence Berkeley National Laboratory Technical Report LBNL-46996 (2000)。また、Y. Hida 他、「Library for double-double and quad-double arithmetic」(2007)。

[Shewchuk-5] JR Shewchuk、「適応型精度浮動小数点演算と高速で堅牢な幾何述語」、離散および計算幾何学18: 305–363、1997 年。

[Knuth-4.2.3-pr9-6] Knuth, DE The Art of Computer Programming (第 2 版)。第 4.2.3 章、問題 9。

[7] Robert Munafo. F107 および F161 高精度浮動小数点データ型 (2011)。

[8] 128 ビットの Long Double 浮動小数点データ型。

[9] sourceware.org Re: glibc libm の状態

[10] 「Intel Fortran コンパイラ製品概要 (web.archive.org のアーカイブコピー)」(PDF)。Su。2008 年 10 月 25 日時点のオリジナルよりアーカイブ。2010 年 1 月 23 日閲覧。{{cite web}}: CS1 maint: unfit URL (link)

[11] 「GCC 4.6 リリースシリーズ - 変更点、新機能、および修正」。2010年 2 月 6 日閲覧。

[12] 「ISO/IEC TS 18661-3」（PDF） 2015年6月10日。 2019年9月22日閲覧。

[13] 386 および x86-64 オプション (web.archive.org のアーカイブコピー)、GNU コンパイラコレクションの使用。

[14] Intel 開発者サイト。

[15] MSDN ホームページ、Visual C++ コンパイラについて。

[16] 「ARM 64 ビットアーキテクチャのプロシージャ呼び出し標準 (AArch64)」(PDF) 。2013 年 5 月 22 日。2019年 10 月 16 日のオリジナル(PDF)からアーカイブ。2019年 9 月 22 日に取得。

[17] RS/6000 および PowerPC オプション、GNU コンパイラコレクションの使用。

[18] Inside Macintosh – PowerPC Numerics. 2012年10月9日アーカイブ、Wayback Machine。

[19] Darwin 用の 128 ビット長倍精度サポートルーチン。

[20] SPARC オプション、GNU コンパイラコレクションの使用。

[21] 数学ライブラリ、Sun Studio 11数値計算ガイド(2005)。

[22] GNU コンパイラコレクションを使用した追加の浮動小数点型

[gcc6changes-23] 「GCC 6 リリースシリーズ - 変更点、新機能、修正」。2016年 9 月 13 日閲覧。

[24] Intel C++ フォーラム (2007)。

[25] “Floats”. ziglang.org . 2024年1月7日閲覧。

[26] 「Carbon Language のメインリポジトリ - 言語設計」。GitHub。2022年 8 月 9 日。2022年 9 月 22 日閲覧。

[27] ^ Cross, Travis. 「 f16および f128 float 型の追跡問題」。GitHub。2024年 7 月 5 日閲覧。

[28] 「Boost.Multiprecision – float128」。2015年6月22日閲覧。

[29] Holoborodko, Pavel (2013-01-20). 「MATLAB での高速 4 倍精度計算」。 2015 年 6 月 22 日閲覧。

[30] 「DoubleFloats.jl」。GitHub。

[31] "doubledouble.py". GitHub .

[32] Schwarz, EM; Krygowski, CA (1999 年 9 月). 「S/390 G5 浮動小数点ユニット」. IBM Journal of Research and Development . 43 (5/6): 707–721. CiteSeerX 10.1.1.117.6711 . doi :10.1147/rd.435.0707.

[33] ガーウィグ、G.ウェッター、H.シュワルツ、EM;ハース、J.クリゴウスキー、カリフォルニア州。フライシャー、BM;クローナー、M. (2004 年 5 月)。「IBM eServer z990 浮動小数点ユニット。IBM J. Res. Dev. 48」。 311–322ページ。

[34] Schwarz, Eric (2015 年 6 月 22 日)。「IBM z13 SIMD アクセラレーター (整数、文字列、浮動小数点用)」(PDF) 。2015 年7 月 13 日閲覧。

[35] 「バイナリ交換形式の実装者サポート」。IEEE。2017年10月27日時点のオリジナルよりアーカイブ。2021年7月15日閲覧。

[36] SPARC Architecture Manual: Version 8 (web.archive.org のアーカイブコピー) (PDF) 。SPARC International, Inc. 1992 年。2005 年 2 月 4 日にオリジナル(PDF)からアーカイブ。2011年 9 月 24 日に取得。SPARCは、32 ビット整数と 32、64、128 ビットの IEEE 標準 754 浮動小数点を主なデータ型とする命令セットアーキテクチャ (ISA) です。

[37] Weaver, David L.; Germond, Tom, eds. (1994). The SPARC Architecture Manual: Version 9 (archived copy on web.archive.org) (PDF) . SPARC International, Inc. 2012-01-18 にオリジナル(PDF)からアーカイブ。2011-09-24に取得。浮動小数点: このアーキテクチャは、32 個の単精度 (32 ビット) レジスタ、32 個の倍精度 (64 ビット) レジスタ、16 個の 4 倍精度 (128 ビット) レジスタ、またはそれらの混合を提供する別のレジスタファイルで動作する、IEEE 754 互換の浮動小数点命令セットを提供します。

[38] 「SPARC の動作と実装」。数値計算ガイド — Sun Studio 10。Sun Microsystems, Inc. 2004。2011-09-24取得。ただし、ハードウェアが浮動小数点命令を正常に完了しない状況が 4 つあります。... 命令がハードウェアによって実装されていない (... SPARC FPU 上の 4 倍精度命令など)。

[39] Padegs, A. (1968). 「System/360 Model 85 の構造的側面、III: 浮動小数点アーキテクチャの拡張」IBM Systems Journal . 7 : 22–29. doi :10.1147/sj.71.0022.

[40] Vector Engine アセンブリ言語リファレンスマニュアル、第 4 章アセンブラ構文、23 ページ。

[41] SX-Aurora TSUBASAアーキテクチャガイドリビジョン1.1、pp.38、60。

[42] RISC-V ISA仕様v. 20191213、第13章、「Q」4倍精度浮動小数点の標準拡張、79ページ。

[43] [1] 第15章、95ページ。