コントロールストア

コントロールストアは、 CPU のマイクロプログラムを格納するCPU の コントロール ユニットの一部です。通常はマイクロシーケンサによってアクセスされます。内容が変更できないコントロール ストアの実装は、読み取り専用メモリ(ROM) または読み取り専用ストレージ (ROS) と呼ばれ、内容が変更可能なコントロール ストアの実装は、書き込み可能コントロール ストア (WCS) と呼ばれます。

初期の制御ストアは、アドレス デコーダ (読み取り専用メモリの一種) を介してアクセスされるダイオード アレイとして実装されていました。この伝統は、1947 年に初めて説明されたMIT Whirlwindのプログラム タイミング マトリックスにまで遡ります。現代のVLSIプロセッサでは、代わりに電界効果トランジスタのマトリックスを使用して、マイクロコード化された実装でプロセッサとその内部シーケンサーを制御するために使用される ROM や PLA 構造を構築します。IBM System / 360では、モデル 30のCCROS (Card Capacitor Read-Only Storage) 、モデル 40のTROS (Transformer Read-Only Storage) 、モデル50、65、および67の BCROS (Balanced Capacitor Read-Only Storage) など、さまざまな手法が使用されていました。

一部のコンピュータは「書き込み可能なマイクロコード」を使用して構築されています。マイクロコードは ROM やハードワイヤード ロジックに格納されるのではなく、書き込み可能なコントロール ストアまたはWCSと呼ばれる RAM に格納されます。このようなコンピュータは、書き込み可能な命令セット コンピュータまたはWISCと呼ばれることもあります。^[1]これらのマシンの多くは、WISC CPU/16 ^[2]や RTX 32P などの実験室のプロトタイプでした。^[3]

オリジナルのSystem/360モデルには読み取り専用の制御ストアがありましたが、その後の System/360、System/370、および後継モデルでは、マイクロプログラムの一部またはすべてをフロッピー ディスクまたはその他のDASDから、超高速ランダム アクセス 読み取り書き込みメモリで構成される書き込み可能な制御ストアにロードします。System/370 アーキテクチャには、コンソールから、パワー オン リセット( POR ) の一部として、または密結合マルチプロセッサコンプレックス内の別のプロセッサから呼び出すことができる、初期マイクロプログラム ロード( IMLまたはIMPL ) ^[4]と呼ばれる機能が含まれています。これにより、IBM は現場でマイクロプログラミングの欠陥を簡単に修復できました。制御ストアの大部分が ROM に格納されている場合でも、コンピュータ ベンダーは書き込み可能な制御ストアをオプションとして販売することが多く、顧客がマシンのマイクロプログラムをカスタマイズできるようにしていました。IBM などの他のベンダーは、エミュレータ機能^{[5] [6]}およびハードウェア診断用のマイクロコードを実行するために WCS を使用しています。^[7]

書き込み可能なマイクロコードを使用する他の商用マシンには、Burroughs Small Systems (1970 年代と 1980 年代)、 Lisp マシンと Xerox Starワークステーションの Xerox プロセッサ、DEC VAX 8800 ("Nautilus") ファミリー、Symbolics L マシンと G マシン (1980 年代) などがあります。一部の DEC PDP-10マシンはマイクロコードを SRAM チップ (約 80 ビット幅 x 2 K ワード) に保存し、通常は電源投入時に他のフロントエンド CPU を介してロードされます。^[8] さらに多くのマシンが、オプションとしてユーザー プログラム可能な書き込み可能な制御ストアを提供しています ( HP 2100、DEC PDP-11/60、Varian Data Machines V-70 シリーズミニコンピュータなど)。Mentec M11とMentec M1 はマイクロコードを SRAM チップに保存し、電源投入時に他の CPU を介してロードされます。 Data General Eclipse MV/8000（「イーグル」）には、電源投入時に別のCPUを介してロードされるSRAM書き込み可能な制御ストアがあります。^[9]

WCS には、マイクロプログラムのパッチ適用が容易であることや、特定のハードウェア世代では ROM よりも高速なアクセスが可能であることなど、いくつかの利点があります。ユーザーがプログラム可能な WCS により、ユーザーは特定の目的に合わせてマシンを最適化できます。ただし、プログラムのデバッグが難しくなり、悪意のあるユーザーがシステムやデータに悪影響を与える可能性があるという欠点もありました。^[10]

一部のCPU設計では、命令セットをCPU内部の書き込み可能なRAMまたはFLASH （ RekursivプロセッサやImsys Cjipなど） ^[11] 、あるいはFPGA（再構成可能コンピューティング）にコンパイルします。

x86アーキテクチャファミリーのいくつかのIntel CPUには書き込み可能なマイクロコードがあり、^[12] 1995年のPentium Proから始まりました。 ^{[13] [14]これにより、} Intel Core 2マイクロコードとIntel Xeonマイクロコード のバグをソフトウェアで修正することができ、チップ全体を交換する必要はありません。このような修正は、Linux、 ^[15] FreeBSD、^[16] Microsoft Windows、^[17]またはマザーボードBIOSによってインストールできます。 ^[18]

制御ストアは通常、出力にレジスタを持っています。次のアドレスを決定するためにシーケンサに戻る出力は、競合状態の発生を防ぐために、何らかのレジスタを通過する必要があります。^[19] ほとんどの設計では、他のすべてのビットもレジスタを通過します。これは、次のマイクロ命令の実行が1サイクル遅れると、マシンの動作が速くなるためです。このレジスタはパイプラインレジスタとして知られています。次のマイクロ命令の実行は、現在のマイクロ命令の結果に依存することがよくありますが、その結果は、現在のマイクロサイクルが終了するまで安定しません。どちらにしても、制御ストアのすべての出力が1つの大きなレジスタに入ることがわかります。歴史的には、同じチップ上にこれらのレジスタビットを備えたEPROMを購入することができました。

システムのサイクル時間である クロック レートを決定するクロック信号は、主にこのレジスタをクロックします。

• Everett, Robert Rivers ; Swain, FE (1947-09-04). Whirlwind I コンピュータブロック図(PDF) . Project Whirlwind (デバイス 24-X-3). 第 1 巻. マサチューセッツ州ケンブリッジ、米国:マサチューセッツ工科大学サーボ機構研究所. Project DIC 6345、レポート R-127. 2021-08-15 にオリジナルからアーカイブ(PDF)されました。2021-11-12に取得。（132ページ）
• Everett, Robert Rivers ; Swain, FE (1947-09-04). Whirlwind I コンピュータブロック図(PDF) . Project Whirlwind (デバイス 24-X-3). 第 2 巻. マサチューセッツ州ケンブリッジ、米国:マサチューセッツ工科大学サーボ機構研究所. Project DIC 6345、レポート R-127. 2021-08-15 にオリジナルからアーカイブ(PDF)されました。2021-11-12に取得。（79ページ）
• Smith, Richard E. (1988 年 10 月 - 12月)。「コンピュータ アーキテクチャの歴史的概要」。Annals of the History of Computing。10 (4) 。IEEE: 277–303。doi : 10.1109 /MAHC.1988.10039。S2CID 16405547。2006年 6 月 21 日閲覧。

ウィキブックのマイクロプロセッサ設計には、マイクロコードに関するページがあります。