ウェーハテスト

ウェーハテストは、バックエンド オブ ライン (BEOL)の後、IC パッケージングの前に半導体デバイスの製造中に実行されるステップです。

通常、2 種類のテストが行​​われます。各ウェーハ上のいくつかの場所で非常に基本的なウェーハ パラメトリック テスト (WPT) が実行され、ウェーハ製造プロセスが正常に実行されたかどうかが確認されます。WPT では、トランジスタのしきい値電圧やゲイン、相互接続抵抗、静電容量、ダイオードなどのパラメータをテストするための個別のテスト構造が提供されます。通常、スクライブ ラインに提供される構造を使用して、WPT からデバイスのパフォーマンスに関するかなりの情報が得られます。^{[説明が必要] [1] [2] [3]}

WPT の後、ウェハ上のすべての個別の集積回路に対して、特殊なテスト パターンを適用して、広範囲にわたるウェハ機能テスト (WFT) (ダイ ソートとも呼ばれる) が行われます。WFT に使用されるテスターは、通常、非常に高価です (半導体テスト システムの例としては、 Teradyne を参照してください)。WFT の「歩留まり」は、製造プロセス全体の経済的成果を決定する重要なテストとして認識されています。

WPT と WFT はどちらも、ウェーハ プロ​​ーバと呼ばれるウェーハ ハンドラを使用して実行されます。ウェーハ プロ​​ーバは、プローブ カードと呼ばれる微細な針またはプローブの配列をウェーハ (ウェーハ チャックに真空マウント) と電気的に接触させます。WPT と WFT は異なるプローブ カードを使用し、WFT カードはチップのボンド パッドに接触します。各テストの後、プローバはウェーハを次のテスト場所に移動します。ウェーハ プロ​​ーバは、キャリア (またはカセット) からウェーハをロードおよびアンロードする役割を担い、ウェーハ上の接触パッドとプローブの先端間の正確な位置合わせを確実に行うために十分な精度でウェーハを位置合わせできる自動パターン認識光学系を備えています。

特定のダイのすべてのテスト パターンが合格すると、その位置が記憶され、後でIC パッケージング時に使用されます。従来、不合格の回路はダイの中央に小さなインクのドットでマークされていましたが、現在この情報はウェーハマップというファイルに保存されます。このウェーハマップはダイ アタッチメントプロセスに送信され、そこで良品のダイのみが選択されます。インク ドットが使用された場合、後続のダイ ハンドリング装置のビジョン システムがインク ドットを認識しました。今日のマルチダイ パッケージ、たとえばスタックチップ スケール パッケージ(SCSP) やシステム イン パッケージ (SiP) では、既知のテスト済みダイ (KTD) と既知の良品ダイ (KGD) を識別するための非接触 (RF) プローブの開発が、システム全体の歩留まりを向上させるために重要です。

特定のケースでは、一部のテストに合格したがすべてのテストに合格しなかったチップは、機能が限定された製品として使用できます。最も一般的な例は、メモリの一部のみが機能するメモリ チップです。この場合、チップはメモリ容量が少ない低価格の部品として販売されることがあります。その他の特定のケースでは、冗長スペア回路を使用して、欠陥のあるチップを修理できます (レーザー修理など)。

IC パッケージング後、パッケージ化されたチップはIC テストフェーズで再度テストされます。通常は WFT と同じか非常に類似したテストとテスターを使用します。このため、WFT は不要で冗長なステップであると考えられる場合があります。通常はそうではありません。不良ダイを除去すると、不良デバイスのパッケージングにかかる​​かなりのコストが節約されるからです。ただし、WFT の歩留まりが非常に高く、ウェハ テストのコストが不良デバイスのパッケージング コストよりも高くなる場合は、ウェハ テスト ステップを完全に省略して、チップをブラインド アセンブリできます。

• 結合特性
• 非接触ウェーハテスト

• デジタル半導体テストの基礎 (バージョン 4.0)、Guy A. Perry 著 (スパイラル綴じ – 2003 年 3 月 1 日) ISBN 978-0965879705 
• 半導体ネットワークテストの原理（テストと測定）（ハードカバー）Amir Afshar著、1995年ISBN 978-0-7506-9472-8 
• VLSI 回路の電力制約テスト。IEEE 1149.4 テスト標準ガイド (Frontiers in Electronic Testing)、Nicola Nicolici および Bashir M. Al-Hashimi 著 (Kindle 版 – 2003 年 2 月 28 日) ISBN 978-0-306-48731-6 
• 半導体メモリ: テクノロジー、テスト、信頼性、Ashok K. Sharma 著 (ハードカバー – 2002 年 9 月 9 日) ISBN 978-0780310001