Virtex (FPGA)

Virtex は、 AMDが現在開発しているFPGA製品群の主力製品であり、元々はXilinx が開発し、後に AMD に買収されました。^[¹^]その他の現在の製品ラインには、Kintex (ミッドレンジ) と Artix (低価格) があり、それぞれ異なるアプリケーション向けに最適化された構成とモデルが含まれています。^[²^]さらに、AMD は Spartan 低価格シリーズも提供しており、これは継続的にアップデートされ、より大型の 7 シリーズデバイスと同じ基盤となるアーキテクチャとプロセスノードを使用して、まもなく量産化される予定です。 ^[³^]

Virtex FPGAは通常、Xilinx ISEまたはVivadoコンピュータソフトウェアを使用して、VHDLやVerilogなどのハードウェア記述言語でプログラミングされます。^[⁴^]

Xilinx FPGA製品は、EE Times、EDNなどから革新性と市場への影響力で評価されています。^{[ 5 ]}^{[ 6 ]}^{[ 7 ]}

建築

VirtexシリーズのFPGAは、構成可能なロジックブロック（CLB）に基づいており、各CLBは複数の ASICゲートに相当します。^{[ 8 ]}^{[ 9 ]}各CLBは複数のスライスで構成されており、Virtexファミリー間で構造が異なります。^{[ 9 ]}

Virtex FPGAには、さまざまな信号規格をサポートするVirtexチップ上の入出力ピンを制御するためのI/Oブロックが含まれています。^{[ 10 ]}すべてのピンはデフォルトで「入力」モード（高インピーダンス）になっています。I/OピンはI/Oバンクにグループ化され、各バンクは異なる電圧をサポートできます。^{[ 10 ]}

Virtex FPGAには、構成可能なFPGAロジックに加えて、乗算器、メモリ、マイクロプロセッサコア、FIFOおよびECCロジック、DSPブロック、PCI Expressコントローラ、イーサネットMACブロック、高速シリアルトランシーバなどの固定機能ハードウェアが含まれています。^{[ 11 ]}^{[ 12 ]}

Virtexファミリーの一部のメンバー（Virtex-5QXなど）は、宇宙空間用途向けに耐放射線パッケージで提供されています。^{[ 13 ]}

家族

Virtex-E

Virtex -Eファミリーは1999年9月に180nmプロセス技術で発表されました。^{[ 14 ]} Virtex-Eは200万個のシステムゲートデバイスを搭載し、オリジナルのVirtex FPGAよりも2倍のシステムゲート密度と50%高いI/O性能をサポートしています。^{[ 14 ]}^{[ 15 ]}

Virtex-II

ザイリンクスは、2001年1月に150nmプロセス技術でVirtex-IIファミリーを発表し^[¹⁴^]、2002年3月には90nmプロセス技術でVirtex-II Proファミリーを発表しました^[¹⁶^] 。Virtex -IIおよびVirtex-II Proファミリーはレガシーデバイスとみなされており、既存の設計向けにザイリンクスが製造を続けているものの、新しい設計での使用は推奨されていません。

Virtex-4

Virtex -4ファミリーは旧世代のデバイスとみなされており、新規設計での使用は推奨されていませんが、ザイリンクス社は既存の設計向けには現在も製造を続けています。

Virtex-4ファミリーは、2004年6月に90nmプロセス技術で発表されました。^{[ 17 ]}^{[ 18 ]} Virtex-4 FPGAは、フランスとスイスの国境にある CERN欧州研究所のALICE（大型イオン衝突実験）で、数千個の素粒子の軌跡をマッピングおよび分離するために使用されています。^[¹⁹^]

Virtex-5

Virtex -5 ファミリーは、2006 年 5 月に 65 nm プロセス技術で発表されました。 ^{[ 20 ]} Virtex-5 LX と LXT はロジック集約型アプリケーション向け、Virtex-5 SXT は DSP アプリケーション向けです。^{[ 21 ]} Virtex-5 では、Xilinx はロジックファブリックを 4 入力 LUT から 6 入力 LUT に変更しました。SoC 設計で要求される組み合わせロジック機能の複雑化に伴い、複数の 4 入力 LUT を必要とする組み合わせパスの割合が、パフォーマンスとルーティングのボトルネックになっていました。新しい 6 入力 LUT は、デバイスあたりの LUT の絶対数を減らす代わりに、ますます複雑化する組み合わせ機能の処理を改善するというトレードオフを表しています。Virtex-5 シリーズは、1.0 V、トリプル酸化膜プロセス技術で製造された 65 nm 設計です。^[²²^]^[²³^]

Virtex-6

Virtex -6 ファミリーは、計算集約型電子システム向けに40nmプロセス技術で2009年2月に発表され^{[ 24 ]} 、同社は競合する40nm FPGAと比較して消費電力が15%少なく、性能が15%向上していると主張している^{[ 25 ] 。}

Virtex-7

Virtex -7 ファミリーは2010年6月に28nmプロセス技術で発表され^{[ 26 ]} 、前世代のVirtex-6デバイスと比較して、消費電力が50%低く、システム性能が2倍向上したと報告されている^{[ 27 ]} 。さらに、Virtex-7は、1866Mbit /sのメモリインターフェース性能と200万個以上のロジックセルを備え、前世代のVirtex FPGAと比較してメモリ帯域幅が2倍になっている^{[ 28 ]}^{[ 29 ] 。}

Virtex-7 (3D)

2011年、ザイリンクスはVirtex-7 2000T FPGAのサンプル出荷を開始しました。これは、4つの小型FPGAを特殊なシリコン相互接続パッド（インターポーザと呼ばれる）上に配置することで1つのパッケージに統合し、1つの大型チップに68億個のトランジスタを実現しています。インターポーザは、個々のFPGA間に10,000個のデータパスウェイを提供します。これは、通常ボード上で利用可能なパスウェイの約10～100倍であり、 1つのFPGAを構成します。^{[ 30 ]}^{[ 31 ]}^{[ 32 ]} 2012年、ザイリンクスは同じ3Dテクノロジーを使用して、Virtex-7 H580T FPGAの初期出荷を開始しました。これは、同じパッケージ内に2つのFPGAダイと1つの8チャネル28 Gbit/sトランシーバーダイが含まれているため、ヘテロジニアスデバイスと呼ばれています。 ^{[ 33 ]}

ザイリンクスがVirtex-7 2000TやVirtex-7 H580Tなどの新しい高容量3D FPGAを発表すると、これらのデバイスはザイリンクスの設計ソフトウェアの容量を超え始め、同社はツールセットを完全に再設計することになった。その結果、プログラマブルロジックとI/O設計に必要な時間を短縮し、以前のソフトウェアと比較してシステム統合と実装を高速化するVivado Design Suiteが導入された。 ^{[ 4 ]}^{[ 34 ]}

Virtex UltraScale

Virtex UltraScaleファミリーは、2014年5月に20nmプロセス技術で発表されました。^{[ 35 ]}^{[ 36 ]} UltraScaleは、最大440万個のロジックセルを含む「3D FPGA」であり、前世代と比較して最大45%低い消費電力、最大50%低いBOMコストを実現しています。^{[ 37 ]}

Virtex UltraScale+

Virtex UltraScale+ファミリーは、16nmプロセス技術で2016年1月に発表されました。^{[ 38 ]}

SoC

Virtex-II Pro、Virtex-4、Virtex-5、Virtex-6 FPGAファミリーは、最大2つの組み込みIBM PowerPCコアを含み、システムオンチップ（SoC）設計者のニーズを対象としています。^{[ 39 ]}^{[ 40 ]}^{[ 41 ]}

参考文献

↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日2017年5月15日」。secdatabase.com 。 2018年5月6日取得。
↑ DSP-FPGA.com。「Xilinx FPGA製品アーカイブ（2020年10月11日、Wayback Machine）」2010年4月。2010年6月10日取得。
↑会社発表。「ザイリンクスがSpartan-7 FPGAファミリーを発表（ 2016年2月16日にWayback Machineにアーカイブ）」2015年11月19日。2015年2月10日取得。
1 2 Brian Bailey、EE Times。「 FPGAソフトウェアの第2世代」。2012年4月25日。2012年12月21日取得。
↑ EE Times、「 EE Times 2010 ACEデザインイノベーション賞（Wayback Machineに2010年6月14日にアーカイブ）」2010年4月27日。2010年6月17日取得。
↑ EDN、「 EDN Hot 100 Products of 2007: Digital, Memory and Programmable ICs (2012年4月3日にWayback Machineにアーカイブ済み)」。2007年12月14日。2010年6月17日取得。
↑ EDN、「 2009年のホット100電子製品（2012年4月3日にWayback Machineにアーカイブ）」。2009年12月15日。2010年6月15日取得。
↑フィールドプログラマブルロジックとその応用、Springer Science & Business Media、2002年8月21日
1 2信号処理システムハンドブック - 第2巻、Springer Science & Business Media、2013年6月20日
1 2暗号ハードウェアと組み込みシステム、Springer Science & Business Media、2003年9月2日
↑ Ron Wilson、EDN。「 Xilinx FPGAの発表は新たな現実を示唆している」 Wayback Machineに2011年5月25日にアーカイブ済み。2009年2月2日。2010年6月10日取得。
↑デザインと再利用。「より高い帯域幅とより低い消費電力のシステムに対する飽くなき需要を満たすように設計された新しいXilinx Virtex-6 FPGAファミリー」。2009年2月2日。2010年6月10日取得。
↑ドン・クラーク、ウォール・ストリート・ジャーナル。「ザイリンクス、宇宙放射線に耐える新チップを発表」2010年7月19日。2010年8月10日閲覧。
1 2 3 "Xilinx Inc、フォーム10-K、年次報告書、提出日 2001年6月12日" . secdatabase.com . 2018年5月6日取得.
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2004年6月4日」。secdatabase.com 。 2018年5月6日取得。
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2002年6月17日」。secdatabase.com 。 2018年5月6日取得。
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2005年6月1日」。secdatabase.com 。 2018年5月6日取得。
↑ 「Xilinx Inc、フォーム8-K、最新レポート、提出日2004年10月21日」（PDF）。secdatabase.com 。 2018年5月6日取得。
↑ Xcell Journal、「 CERNの科学者がビッグバン研究にVirtex-4 FPGAを使用」 Wayback Machineに2009年3月27日にアーカイブ済み。2008年7月。2009年1月28日取得。
↑ 「Xilinx Inc、フォーム8-K、最新報告書、提出日 2006年7月26日」。secdatabase.com 。 2018年5月6日取得。
↑ DSP DesignLine。「分析：ザイリンクスがVirtex-5 FXTを発表、SXTを拡張。 2020年10月11日にWayback Machineにアーカイブ済み。」2008年6月13日。2008年1月20日取得。
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日2006年5月31日」。secdatabase.com 。 2018年5月6日取得。
↑ナショナルインスツルメンツ。「 Xilinx Virtex-5 FPGAの利点」。2009年6月17日。2010年6月29日取得。
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2009年6月1日」。secdatabase.com 。 2018年5月6日取得。
↑会社発表。「より高い帯域幅とより低い消費電力のシステムに対する飽くなき需要を満たすように設計された、新しいXilinx Virtex-6 FPGAファミリー」。2009年2月2日。2009年2月2日に取得。
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日2011年5月31日」。secdatabase.com 。 2018年5月6日取得。
↑ 「Xilinx Inc、フォーム8-K、最新レポート、提出日 2010年7月21日」。secdatabase.com 。 2018年5月6日取得。
↑ EE Times。「ザイリンクスがSpartan-7 FPGAファミリーを発表（2016年2月16日にWayback Machineにアーカイブ）」2015年11月19日。2015年2月10日取得。
↑ Kevin Morris、FPGA Journal。「 Veni! Vidi! Virtex! (and Kintex and Artix Too) 2010年11月23日にWayback Machineにアーカイブされました。」2010年6月21日。2010年9月23日取得。
↑ドン・クラーク、ウォール・ストリート・ジャーナル。「ザイリンクス、4つのチップが1つの巨大なチップのように機能すると述べる」。2011年10月25日。2011年11月18日閲覧。
↑クライヴ・マックスフィールド、EETimes。「ザイリンクス、世界最高容量のFPGAを発表」。2011年10月25日。2011年11月18日閲覧。
↑ David Manners、Electronics Weekly。「ザイリンクスが2000万ゲートのASIC積層型シリコンFPGAを発表」。2011年10月25日。2011年11月18日閲覧。
↑電子製品ニュース。「ザイリンクス社長兼CEO、モシェ・ガブリエロフ氏へのインタビュー（ 2018年6月12日にWayback Machineにアーカイブ）」2012年5月15日。2012年6月12日取得。
↑ EDN. 「 Vivado Design Suiteは、プログラマブルシステムの統合と実装を最大4倍高速化します。」2012年6月15日。2013年1月3日取得。
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日2015年5月13日」。secdatabase.com 。 2018年5月6日取得。
↑ http://forums.xilinx.com/t5/Xcell-Daily-Blog/Xilinx-ships-first-20nm-Virtex-UltraScale-FPGA-Why-this-matters/ba-p/458488 2015年7月21日にWayback Machineにアーカイブされました
↑ Virtex UltraScale、ザイリンクス
↑ 「Xilinx Inc、フォーム10-K、年次報告書、提出日2016年5月17日」。secdatabase.com 。 2018年5月6日取得。
↑ Virtex-II Pro データシート
↑ Virtex-4ファミリーの概要
↑ Richard Wilson、ElectronicsWeekly.com、「 Xilinx、SoCへの移行に伴いFPGAの位置づけを変更」。2009年2月2日。2009年2月2日に取得。

代替FPGAメーカー

[Xilinx-Inc-May-2017-10-K-1] 「Xilinx Inc、フォーム10-K、年次報告書、提出日2017年5月15日」。secdatabase.com 。 2018年5月6日取得。

[thirtythree-2] DSP-FPGA.com。「Xilinx FPGA製品アーカイブ（2020年10月11日、Wayback Machine）」2010年4月。2010年6月10日取得。

[3] 会社発表。「ザイリンクスがSpartan-7 FPGAファミリーを発表（ 2016年2月16日にWayback Machineにアーカイブ）」2015年11月19日。2015年2月10日取得。

[EETimes25Apr2012-4] 1 2 Brian Bailey、EE Times。「 FPGAソフトウェアの第2世代」。2012年4月25日。2012年12月21日取得。

[ace-5] EE Times、「 EE Times 2010 ACEデザインイノベーション賞（Wayback Machineに2010年6月14日にアーカイブ）」2010年4月27日。2010年6月17日取得。

[hot-6] EDN、「 EDN Hot 100 Products of 2007: Digital, Memory and Programmable ICs (2012年4月3日にWayback Machineにアーカイブ済み)」。2007年12月14日。2010年6月17日取得。

[hott-7] EDN、「 2009年のホット100電子製品（2012年4月3日にWayback Machineにアーカイブ）」。2009年12月15日。2010年6月15日取得。

[b2-8] フィールドプログラマブルロジックとその応用、Springer Science & Business Media、2002年8月21日

[b3-9] 1 2信号処理システムハンドブック - 第2巻、Springer Science & Business Media、2013年6月20日

[b4-10] 1 2暗号ハードウェアと組み込みシステム、Springer Science & Business Media、2003年9月2日

[Virtex1-11] Ron Wilson、EDN。「 Xilinx FPGAの発表は新たな現実を示唆している」 Wayback Machineに2011年5月25日にアーカイブ済み。2009年2月2日。2010年6月10日取得。

[Virtex2-12] デザインと再利用。「より高い帯域幅とより低い消費電力のシステムに対する飽くなき需要を満たすように設計された新しいXilinx Virtex-6 FPGAファミリー」。2009年2月2日。2010年6月10日取得。

[13] ドン・クラーク、ウォール・ストリート・ジャーナル。「ザイリンクス、宇宙放射線に耐える新チップを発表」2010年7月19日。2010年8月10日閲覧。

[Xilinx-Inc-Jun-2001-10-K-14] 1 2 3 "Xilinx Inc、フォーム10-K、年次報告書、提出日 2001年6月12日" . secdatabase.com . 2018年5月6日取得.

[Xilinx-Inc-Jun-2004-10-K-15] 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2004年6月4日」。secdatabase.com 。 2018年5月6日取得。

[Xilinx-Inc-Jun-2002-10-K-16] 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2002年6月17日」。secdatabase.com 。 2018年5月6日取得。

[Xilinx-Inc-Jun-2005-10-K-17] 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2005年6月1日」。secdatabase.com 。 2018年5月6日取得。

[Xilinx-Inc-Oct-2004-8-K-18] 「Xilinx Inc、フォーム8-K、最新レポート、提出日2004年10月21日」（PDF）。secdatabase.com 。 2018年5月6日取得。

[19] Xcell Journal、「 CERNの科学者がビッグバン研究にVirtex-4 FPGAを使用」 Wayback Machineに2009年3月27日にアーカイブ済み。2008年7月。2009年1月28日取得。

[Xilinx-Inc-Jul-2006-8-K-20] 「Xilinx Inc、フォーム8-K、最新報告書、提出日 2006年7月26日」。secdatabase.com 。 2018年5月6日取得。

[21] DSP DesignLine。「分析：ザイリンクスがVirtex-5 FXTを発表、SXTを拡張。 2020年10月11日にWayback Machineにアーカイブ済み。」2008年6月13日。2008年1月20日取得。

[Xilinx-Inc-May-2006-10-K-22] 「Xilinx Inc、フォーム10-K、年次報告書、提出日2006年5月31日」。secdatabase.com 。 2018年5月6日取得。

[Virtex3-23] ナショナルインスツルメンツ。「 Xilinx Virtex-5 FPGAの利点」。2009年6月17日。2010年6月29日取得。

[Xilinx-Inc-Jun-2009-10-K-24] 「Xilinx Inc、フォーム10-K、年次報告書、提出日 2009年6月1日」。secdatabase.com 。 2018年5月6日取得。

[25] 会社発表。「より高い帯域幅とより低い消費電力のシステムに対する飽くなき需要を満たすように設計された、新しいXilinx Virtex-6 FPGAファミリー」。2009年2月2日。2009年2月2日に取得。

[Xilinx-Inc-May-2011-10-K-26] 「Xilinx Inc、フォーム10-K、年次報告書、提出日2011年5月31日」。secdatabase.com 。 2018年5月6日取得。

[Xilinx-Inc-Jul-2010-8-K-27] 「Xilinx Inc、フォーム8-K、最新レポート、提出日 2010年7月21日」。secdatabase.com 。 2018年5月6日取得。

[EET-28] EE Times。「ザイリンクスがSpartan-7 FPGAファミリーを発表（2016年2月16日にWayback Machineにアーカイブ）」2015年11月19日。2015年2月10日取得。

[Morris-29] Kevin Morris、FPGA Journal。「 Veni! Vidi! Virtex! (and Kintex and Artix Too) 2010年11月23日にWayback Machineにアーカイブされました。」2010年6月21日。2010年9月23日取得。

[don1025-30] ドン・クラーク、ウォール・ストリート・ジャーナル。「ザイリンクス、4つのチップが1つの巨大なチップのように機能すると述べる」。2011年10月25日。2011年11月18日閲覧。

[clive1025-31] クライヴ・マックスフィールド、EETimes。「ザイリンクス、世界最高容量のFPGAを発表」。2011年10月25日。2011年11月18日閲覧。

[david1025-32] David Manners、Electronics Weekly。「ザイリンクスが2000万ゲートのASIC積層型シリコンFPGAを発表」。2011年10月25日。2011年11月18日閲覧。

[ElectronicProductNews15May2012-33] 電子製品ニュース。「ザイリンクス社長兼CEO、モシェ・ガブリエロフ氏へのインタビュー（ 2018年6月12日にWayback Machineにアーカイブ）」2012年5月15日。2012年6月12日取得。

[EDN15Jun2012-34] EDN. 「 Vivado Design Suiteは、プログラマブルシステムの統合と実装を最大4倍高速化します。」2012年6月15日。2013年1月3日取得。

[Xilinx-Inc-May-2015-10-K-35] 「Xilinx Inc、フォーム10-K、年次報告書、提出日2015年5月13日」。secdatabase.com 。 2018年5月6日取得。

[XCellDaily-36] ttp://forums.xilinx.com/t5/Xcell-Daily-Blog/Xilinx-ships-first-20nm-Virtex-UltraScale-FPGA-Why-this-matters/ba-p/458488 2015年7月21日にWayback Machineにアーカイブされました

[37] Virtex UltraScale、ザイリンクス

[Xilinx-Inc-May-2016-10-K-38] 「Xilinx Inc、フォーム10-K、年次報告書、提出日2016年5月17日」。secdatabase.com 。 2018年5月6日取得。

[39] Virtex-II Pro データシート

[eweekly-40] Virtex-4ファミリーの概要

[41] Richard Wilson、ElectronicsWeekly.com、「 Xilinx、SoCへの移行に伴いFPGAの位置づけを変更」。2009年2月2日。2009年2月2日に取得。

[

[

[

[

[ 5 ]

[ 6 ]

[ 7 ]

[ 8 ]

[ 9 ]

[ 10 ]

[ 11 ]

[ 12 ]

[ 13 ]

[ 14 ]

[ 15 ]

[

[ 17 ]

[ 18 ]

[

[ 20 ]

[ 21 ]

[

[

[ 24 ]

[ 25 ] 。

[ 26 ]

[ 27 ]

[ 28 ]

[ 29 ] 。

[ 30 ]

[ 31 ]

[ 32 ]

[ 33 ]

[ 34 ]

[ 35 ]

[ 36 ]

[ 37 ]

[ 38 ]

[ 39 ]

[ 40 ]

[ 41 ]

建築

家族