スキャンチェーン

スキャン チェーンは、テストの設計で使用される手法です。その目的は、 IC内のすべてのフリップフロップを設定および監視する簡単な方法を提供することで、テストを容易にすることです。スキャンの基本構造には、スキャン メカニズムを制御および監視するための次の信号セットが含まれます。

1. Scan_in と scan_out は、スキャン チェーンの入力と出力を定義します。フル スキャン モードでは、通常、各入力は 1 つのチェーンのみを駆動し、スキャン アウトも 1 つのチェーンを監視します。
2. スキャン イネーブル ピンは、設計に追加される特別な信号です。この信号がアサートされると、設計内のすべてのフリップフロップが長いシフト レジスタに接続されます。
3. シフトフェーズおよびキャプチャフェーズ中にチェーン内のすべてのフリップフロップを制御するために使用されるクロック信号。任意のパターンをフリップフロップのチェーンに入力し、各フリップフロップの状態を読み取ることができます。

フルスキャン設計では、自動テストパターン生成(ATPG) が特に簡単です。シーケンシャルパターン生成は不要で、生成がはるかに簡単な組み合わせテストで十分です。組み合わせテストがあれば、簡単に適用できます。

• スキャン モードをアサートし、必要な入力を設定します。
• スキャン モードをデアサートし、1 つのクロックを適用します。これで、テストの結果がターゲットのフリップフロップにキャプチャされます。
• スキャン モードを再度アサートし、組み合わせテストが合格したかどうかを確認します。

フルスキャン設計ではないチップ、つまり、スキャンチェーンの一部ではないメモリ要素などのシーケンシャル回路を持つチップでは、シーケンシャルパターン生成が必要です。シーケンシャル回路のテストパターン生成では、すべての可能なベクトルシーケンスの空間を通じて特定の障害を検出するためのベクトルシーケンスを検索します。

単純なスタックト故障であっても、順序回路で検出するにはベクトルのシーケンスが必要です。また、メモリ要素が存在するため、順序回路の内部信号の制御性と観測性は、組み合わせ論理回路の場合よりも一般的にはるかに困難です。これらの要因により、順序 ATPG の複雑さは、組み合わせ ATPG の複雑さよりもはるかに高くなります。

さまざまなバリエーションがあります:

• 部分スキャン: フリップフロップの一部のみがチェーンに接続されます。
• 複数のスキャン チェーン: ロードと観察にかかる時間を短縮するために、2 つ以上のスキャン チェーンが並列に構築されます。
• テスト圧縮: スキャン チェーンへの入力はオンボード ロジックによって提供されます。

• テストのための設計
• 自動テストパターン生成
• 電子設計自動化
• 集積回路設計
• シリアル周辺機器インターフェースバス
• Iddqテスト

• スタック故障のスキャンチェーンの例