テスト圧縮

テスト圧縮は、集積回路のテストにかかる時間とコストを削減するために使用される手法です。最初の IC は、手作業で作成されたテストベクトルを使用してテストされました。潜在的な障害を十分にカバーすることは非常に困難であることが判明したため、スキャンに基づくテスト容易化設計(DFT) と自動テストパターン生成(ATPG) が開発され、設計内の各ゲートとパスを明示的にテストできるようになりました。これらの手法は、優れたテストカバレッジを備えた、製造テスト用の高品質ベクトルの作成に非常に効果的でした。ただし、チップが大きくなり複雑になるにつれて、ピンあたりのテスト対象ロジックの比率が劇的に増加し、スキャンテストデータの量によってテスト時間が大幅に増加し、テスターメモリが必要になりました。これにより、テストのコストが上昇しました。

この問題に対処するために、テスト圧縮が開発されました。ATPG ツールが障害または障害セットのテストを生成する場合、特定の値を取る必要があるスキャンセルはごく一部です。スキャンチェーンの残りの部分はdon't careであり、通常はランダムな値で埋められます。これらのベクトルのロードとアンロードは、テスター時間のあまり効率的な使用方法ではありません。テスト圧縮では、重要な値の数が少ないことを利用して、テストデータとテスト時間を削減します。一般的には、設計を変更して、それぞれの長さが短い内部スキャンチェーンの数を増やすという考え方です。これらのチェーンは、通常、データがデコンプレッサーに配信されると内部スキャンチェーンがロードされる連続フローデコンプレッションを可能にするように設計されたオンチップデコンプレッサーによって駆動されます。さまざまなデコンプレッションメソッドを使用できます。^[1] 一般的な選択肢の 1 つは線形有限状態マシンです。このマシンでは、部分的に指定されたテストパターン内の指定された位置にある内部スキャンセルに対応する線形方程式を解くことによって、圧縮された刺激が計算されます。実験結果によると、テストベクトルと応答の充填率が3%から0.2%と非常に低い産業用回路の場合、この方法に基づくテスト圧縮により、30倍から500倍の圧縮率が得られることが多いことが示されています。^[2]

テストチェーンの数が多いと、すべての出力を出力ピンに送信できるわけではありません。したがって、テスト応答コンパクタも必要であり、これは内部スキャンチェーン出力とテスタースキャンチャネル出力の間に挿入する必要があります。コンパクタはデータデコンプレッサと同期する必要があり、不明 (X) 状態を処理できる必要があります (入力がデコンプレッサによって完全に指定されている場合でも、これらはたとえば誤ったパスやマルチサイクルパスによって発生する可能性があります)。テスト結果コンプレッサのもう 1 つの設計基準は、単に「はい/いいえ」の回答ではなく、優れた診断機能を提供することです。

参照

参考文献

^ Touba, NA (2006). 「テストベクター圧縮技術の調査」. IEEE Design & Test of Computers . 23 (4): 294–303. doi :10.1109/MDT.2006.105. S2CID 17400003.
^ Rajski, J.、Tyszer, J.、Kassab, M. 、 Mukherjee, N. (2004)。「組み込み決定論的テスト」。IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems。23 ( 5): 776–792。doi : 10.1109 /TCAD.2004.826558。S2CID 3619228 。{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)

外部リンク

IEEE Council on Electronic Design Automationが主催したテスト圧縮に関するIEEE講義の要約とビデオ。この記事は、この講義で取り上げられたアイデアからまとめられました。

[1] Touba, NA (2006). 「テストベクター圧縮技術の調査」. IEEE Design & Test of Computers . 23 (4): 294–303. doi :10.1109/MDT.2006.105. S2CID 17400003.

[2] ^ Rajski, J.、Tyszer, J.、Kassab, M. 、 Mukherjee, N. (2004)。「組み込み決定論的テスト」。IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems。23 ( 5): 776–792。doi : 10.1109 /TCAD.2004.826558。S2CID 3619228 。{{cite journal}}: CS1 maint: 複数の名前: 著者リスト (リンク)