Loading article…
メモリ構成は、データとプログラムの保存と転送に関わるコンピュータアーキテクチャの一側面である。[ 1 ]
メモリをキャッシュに接続する方法に関して、メモリを整理する方法はいくつかあります。
メモリは1ワード以上の幅（通常は4ワード）を持ち、同じ幅のバスで低レベルキャッシュ（こちらも幅が広い）に接続されています。キャッシュからは、1ワード幅の複数のバスがマルチプレクサ（MUX）に送られ、そこで高レベルキャッシュに接続する適切なバスが選択されます。
メモリバンクは複数あり、それぞれ1ワード幅で、バスも1ワード幅です。メモリ内部には、キャッシュからアクセスされる際に使用する適切なバンクを選択するロジックが組み込まれています。
メモリインターリーブとは、個々のメモリアドレスを複数のメモリモジュールに分散させる方法です。その目的は、計算処理の進行に合わせて、できるだけ多くのモジュールを常に稼働状態に保つことです。メモリインターリーブでは、メモリアドレスの下位kビットが、複数のバス上のモジュールを指定します。