抵抗ラダー

抵抗ラダーは、特定の構成で 抵抗器の繰り返しユニットから作成された電気回路です。

R-2R ラダー構成は、ラダーのような構成で精密な抵抗ネットワークを繰り返し配置して、デジタルからアナログへの変換(DAC)を実行するシンプルで安価な方法です。

1953 年の論文「フィードバック法による符号化」^[1]では、「シャント抵抗デコード ネットワーク」(基数 2 では2 進加重構成に対応) または「ラダー抵抗デコード ネットワーク」(基数 2 では R-2R 構成に対応) の抵抗ネットワークに接続された電圧源または電流源によって表される数値 (任意の 基数) を単一の電圧出力に変換する「デコード ネットワーク」について説明しています。この論文では、R-2R の利点として、ソースから見た インピーダンスがより均等になることが挙げられています。

もう一つの歴史的な記述は、1955年に出願された米国特許3108266「信号変換装置」である。^[2]

2 つの基準電圧間に接続された多数の抵抗器の列は、「抵抗器列」と呼ばれます。抵抗器は基準電圧間の電圧分割器として機能します。ケルビン分割器またはストリング DAC は、等しい値の抵抗器の列です。^[3]

ストリングの各タップは異なる電圧を生成し、それを別の電圧と比較できます。これがフラッシュ ADC (アナログ - デジタル コンバータ) の基本原理です。主な欠点は、このアーキテクチャでは抵抗器ごとに 1 つずつコンパレータが必要になることです。R-2R ネットワークでは各電圧に個別の出力がないため、この数は R-2R ネットワークを使用しても減らすことはできません。 ${\displaystyle 2^{n}}$

抵抗ストリングは、各タップに接続された電子スイッチを制御する2進数のビットを持つことにより、DACとして機能することができる。^[4]

バイナリ加重構成では、基本抵抗値の2倍の累乗を使用します。ただし、抵抗値の比率が増加すると、抵抗を正確な比率許容値に調整する能力が低下します。R-2Rラダーで使用されるのと同様の値を使用することで、より正確な比率を得ることができます。したがって、R-2Rはより正確なデジタル-アナログ変換を提供します。^{[5] [6]}

電圧モードのR-2R 抵抗ラダー ネットワークを図 1 に示します。ビット a _{n −1} (最上位ビット、MSB) からビット a ₀ (最下位ビット、LSB) は、デジタル ロジック ゲートから駆動されます。理想的には、ビット入力はV = 0 (論理 0) とV = V _ref (論理 1) の間で切り替えられます。R-2R ネットワークにより、これらのデジタル ビットは、出力電圧V _outへの寄与度に応じて重み付けされます。どのビットが 1 に設定され、どのビットが 0 に設定されているかに応じて、出力電圧 ( V _out )は、 0 とV _{refからビット 0 に対応する最小ステップの値を引いた値の間の対応する}ステップ値になります。V _refの実際の値(および論理 0 の電圧) は、デジタル信号の生成に使用されるテクノロジの種類によって異なります。^[7]

Nビットおよび 0 V/ V _refロジック レベルを持つ R-2R DAC のデジタル値 VAL の場合、出力電圧V _outは次のようになります。

${\displaystyle V_{o}=V_{ref}\times {\tfrac {\text{値}}{2^{N}}}}$

たとえば、N = 5 (つまり 2 ^N = 32)、V _ref = 3.3 V (一般的な CMOS ロジック 1 電圧) の場合、V _{out は}0 ボルト (VAL = 0 = 00000 ₂ ) から最大値 (VAL = 31 = 11111 ₂ ) の間で変化します。

${\displaystyle V_{o}=3.3\,{\text{V}}\time {\tfrac {31}{2^{5}}}=3.196875\,{\text{V}}}$

_{ステップ付き（VAL = 1 = 00001 2}に対応）

${\displaystyle \Delta V_{o}=3.3\,{\text{V}}\time {\tfrac {1}{2^{5}}}=0.103125\,{\text{V}}}$

R-2R ラダーは安価で、製造も比較的容易です。必要な抵抗値は 2 つだけ (または、2R のペアを並列に接続して R を作成する場合、または 2R のペアを直列に接続して 2R を作成する場合は 1 つでも) です。高速で、出力インピーダンス R は固定です。R-2R ラダーは一連の電流分割器として動作し、その出力精度は各抵抗が他の抵抗とどれだけよく一致しているかにのみ依存します。MSB 抵抗の小さな不正確さが LSB 抵抗の寄与を完全に上回る可能性があります。その結果、 01111 ₂から10000 ₂などの主要な交差点で非単調な動作が発生する可能性があります。

使用するロジック ゲートの種類とロジック回路の設計によっては、抵抗値が完璧であっても、このような主要な交差点で過渡的な電圧スパイクが発生する可能性があります。これらは、出力ノードの容量でフィルタリングできます (結果として帯域幅が大幅に減少する場合があります)。最後に、2R 抵抗はデジタル出力インピーダンスと直列になっています。高出力インピーダンス ゲート ( LVDSなど) は、場合によっては適さないことがあります。上記のすべての理由 (およびおそらく他の理由) により、このタイプの DAC は比較的少数のビットに制限される傾向があります。集積回路ではビット数が 14 またはそれ以上になることもありますが、8 ビット以下が一般的です。

上で説明した R-2R DAC は電圧を直接出力するので、電圧モード（または通常モード）と呼ばれます。

出力インピーダンスはデジタルコードに依存しないため、アナログ出力は仮想グランドへの電流として取り出すことも可能で、この構成は電流モード（または反転モード）と呼ばれます。電流モードを使用すると、DACのゲインは基準電圧端子の直列抵抗で調整できます。^[8]すべてのビットの電流は、グランドへの等価抵抗2Rを通過します。ビットの重要度が低いほど、その信号が通過する抵抗の数が多くなります。各ノードで、各ビットの電流は2で割られます。^[9]

上位ビットで使用される抵抗器は、下位ビットで使用される抵抗器よりも比例して正確でなければなりません。たとえば、上で説明した R-2R ネットワークでは、ビット 4 (MSB) 抵抗器の不正確さは、 R の1 ⁄ 32  (~3.1%) と比較して重要ではありません。さらに、10000 ₂から 01111 ₂への遷移で問題を回避するには、下位ビットの不正確さの合計もそれよりも大幅に小さくする必要があります。必要な精度は、追加ビットごとに 2 倍になります。8 ビットの場合、必要な精度は1 ⁄ 256 (~0.4%) よりも高くなります。^{[説明が必要]}

しかし、単一部品で製造する場合の抵抗値のばらつきは、部品間または製造バッチ間のばらつきよりもはるかに小さい傾向があるため、抵抗器ネットワークは単一部品として購入できます。また、集積回路内では、高精度のR-2Rネットワークを薄膜技術を使用して単一の基板上に直接印刷できるため、抵抗器が同様の電気特性を共有できます。それでも、必要な精度を達成するには、レーザートリミングが必要になることがよくあります。このようなデジタル-アナログコンバータ用のオンチップ抵抗器ラダーは、16ビットの精度を達成できることが実証されています。^[10]

R-2R ラダーの各「段」で同じ抵抗値を使用する必要はありません。必要なのは、「2R」値が「R」値と下位段のテブナン等価抵抗の合計と一致することだけです。図 2 は、不等抵抗の線形 4 ビット DAC を示しています。

これにより、DAC を 1 ビットずつ形成することで、異種の抵抗器の集合から適度に正確な DAC を作成できます。各段階で、「ラング」と「レッグ」の抵抗器が選択され、ラングの値がレッグの値と前のラングの等価抵抗値の合計に一致するようになります。ラングとレッグの抵抗器は、他の抵抗器を直列または並列にペアにして形成できるため、使用可能な組み合わせの数を増やすことができます。このプロセスは自動化できます。

• 対数抵抗ラダー
• デジタル-アナログコンバータ
• Covox スピーチ シング
• 電圧ラダー

ウィキメディア・コモンズには、アナログとデジタルの混合回路に関連するメディアがあります。

• ECE209: DAC 講義ノート - オハイオ州立大学
• EE247: D/A コンバータ - カリフォルニア大学バークレー校
• 簡易 DAC/ADC 講義ノート - ミシガン大学
• チュートリアル MT-014: ストリング DAC とフルデコード DAC - Analog Devices
• チュートリアル MT-015: バイナリ DAC - アナログ デバイス
• チュートリアル MT-016: セグメント DAC - Analog Devices
• チュートリアル MT-018: 意図的に非線形な DAC - Analog Devices
• R2R 抵抗ラダーネットワーク - BI テクノロジー
• R/2R ラダー ネットワーク アプリケーション ノート - TT エレクトロニクス