レント則は、コンピューティング ロジックの構成、具体的にはロジック ブロックへの外部信号接続の数 (つまり、「ピン」の数) とロジック ブロック内のロジック ゲートの数との関係に関係し、小型デジタル回路からメインフレーム コンピュータまでさまざまな回路に適用されています。簡単に言えば、この 2 つの値 (ピンとゲート) の間には単純なべき乗法則の関係があることを示しています。
EFレントの発見と最初の出版
1960年代、IBMの従業員であったEF Rentは、 IBMの集積回路設計の境界におけるピン(端子、 T )の数と、論理ゲートや標準セルなどの内部コンポーネント( g )の数との間に注目すべき傾向を発見しました。両対数プロットでは、これらのデータポイントは直線上にあり、べき乗法則を示しています。ここで、tとpは定数です(p < 1.0、通常は0.5 < p < 0.8)。
IBM の社内メモに記されたレントの研究結果は、2005 年に IBM Journal of Research and Development に掲載されましたが[1]、この関係は 1971 年にランドマンとルッソによって説明されていました[2] 。彼らは、階層的な回路分割を実行し、各階層レベル (トップダウン) で、回路を分割するために切断する必要のある相互接続が最小限になるようにしました (ほぼ均等に分割)。分割の各ステップで、各パーティションの端子数とコンポーネント数を記録し、さらにサブパーティションを分割しました。彼らは、結果として得られるT対gプロットにべき乗則が適用されることを発見し、それを「レントの法則」と名付けました。
レント則は、既存の設計の観察に基づく経験的結果であるため、非伝統的な回路アーキテクチャの分析にはあまり適用できません。ただし、類似のアーキテクチャを比較するための便利なフレームワークを提供します。
理論的根拠
Christie と Stroobandt [3]は後に、同質システムに対するレント則を理論的に導き、配置で達成される最適化の量はパラメータ、つまり「レント指数」によって反映され、これも回路トポロジーに依存することを指摘しました。特に、値は短い相互接続のより大きな割合に対応します。レント則の定数は、の場合に単一のロジックブロックに必要な端子の平均数と見なすことができます。
特殊なケースとアプリケーション
論理ブロックのランダム配置は、通常 である。均質システム内のg 個の論理コンポーネントを含む任意の領域の端子の最大数は で与えられるため、これより大きな値は不可能である。 pの下限は相互接続トポロジーに依存する。これは、一般にすべての配線を短くすることは不可能であるためである。この下限は、しばしば「固有レント指数」と呼ばれ、Hagen らによって初めて導入された概念である。[4]これは、最適な配置を特徴付けるために、また回路の相互接続の複雑さを測定するために使用できる。より高い (固有) レント指数値は、より高いトポロジーの複雑さに対応する。1 つの極端な例 ( ) は、論理ブロックの長いチェーンであるが、クリークはである。現実的な 2D 回路では、 は、非常に規則的な回路 ( SRAMなど) の 0.5 からランダム ロジックの 0.75 までの範囲である。[5]
BACPACなどのシステム パフォーマンス分析ツールでは通常、Rent の法則を使用して、予想される配線の長さと配線の需要を計算します。
レント則は、ゲートの代わりにシナプスを使用し、領域の内外に伸びるニューロンをピンとして使用して、ショウジョウバエの脳の領域間で適用されることが示されている。 [6]
家賃指数の推定
レント指数を推定するには、最小カット配置で使用されるトップダウン分割を使用できます。すべてのパーティションについて、パーティションに接続されている端子の数を数え、パーティション内のロジックブロックの数と比較します。レント指数は、これらのデータポイントをlog-logプロットに当てはめることによって見つけることができ、指数p'が得られます。最適に分割された回路の場合ですが、これは実用的な(ヒューリスティックな)分割アプローチには当てはまりません。パーティションベースの配置アルゴリズムの場合 。[7]
レントの支配の第二地域
ランドマンとルッソは、レント則の「遠端」近く、つまりブロック数の多い分割で、レント則の「領域 II」として知られる偏差を発見しました。[2]同様の偏差は小さな分割でも存在し、ストローバンド[8]によって発見され、彼はそれを「領域 III」と呼びました。
レンティアン配線長推定
IBM の別の社員である Donath は、 VLSIチップの平均配線長と配線長分布を推定するために Rent の法則を使用できることを発見しました。 [9] [10] この発見がきっかけとなり、1999 年に System Level Interconnect Prediction ワークショップが設立され、コミュニティ全体が配線長の予測に取り組みました (Stroobandt の調査を参照[11] )。 結果として得られた配線長の推定値はそれ以来大幅に改善され、現在では「技術調査」に使用されています。[12] Rent の法則を使用すると、事前に(つまり、実際の配置前に) このような推定を実行し、将来の回路と技術に関する限られた情報に基づいて将来の技術の特性 (クロック周波数、必要な配線層の数、面積、電力) を予測できます。
レントの法則に基づいた研究の包括的な概要は、ストローバンドによって出版されている。[11] [13]
参照
参考文献
- ^ Lanzerotti, MY; Fiorenza, G.; Rand, RA (2005 年 7 月)。「超小型パッケージングと集積回路: {EF Rent} の研究成果とオンチップ相互接続要件への応用」IBM J. Res. & Dev . 49 (4, 5): 777–803. doi :10.1147/rd.494.0777。
- ^ ab Landman, BS; Russo, RL (1971). 「論理グラフのパーティションにおけるピンとブロックの関係について」. IEEE Transactions on Computers . C-20 (12): 1469–1479. doi :10.1109/TC.1971.223159. S2CID 42581168.
- ^ Christie, P.; Stroobandt, D. (2000). 「レントの法則の解釈と応用」. IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 8 (6): 639–648. doi :10.1109/92.902258.
- ^ Hagen, L.; Kahng, AB; Kurdahi, FJ; Ramachandran, C. (1994). 「固有レントパラメータとスペクトルベースのパーティショニング手法について」. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 13 : 27–37. doi :10.1109/43.273752.
- ^ Russo, Roy L. (1972). 「LSI のロジック性能と回路対ピン比のトレードオフについて」IEEE Transactions on Computers . C-21 (2): 147–153. doi :10.1109/tc.1972.5008919. S2CID 9253458.
- ^ Scheffer, Louis K; Xu, C Shan; Januszewski, Michal; Lu, Zhiyuan; Takemura, Shin-ya; Hayworth, Kenneth J; Huang, Gary B; Shinomiya, Kazunor; Maitlin-Shepard, Jeremy; Berg, Stuart; Clements, Jody (2020-09-03). Marder, Eve; Eisen, Michael B; Pipkin, Jason; Doe, Chris Q (eds.). 「成虫ショウジョウバエの中枢脳のコネクトームと分析」. eLife . 9 : e57443. doi : 10.7554/eLife.57443 . ISSN 2050-084X. PMC 7546738 . PMID 32880371.
- ^ Verplaetse, P.; Dambre, J.; Stroobandt, D.; Van Campenhout, J. (2001). 「パーティショニングと配置レント プロパティについて」。2001年国際システムレベル相互接続予測ワークショップ - SLIP '01 の議事録。pp. 33–40。doi : 10.1145/ 368640.368665。ISBN 1581133154. S2CID 11305439。
- ^ Stroobandt, D. (1999). 「設計の相互接続の複雑さを見積もる効率的な方法とレント則における領域 III の存在について」。第 9 回 Great Lakes シンポジウム VLSI の議事録。pp. 330–331。doi : 10.1109 / GLSV.1999.757445。ISBN 0-7695-0104-4. S2CID 17506981。
- ^ Donath, W. (1979). 「コンピュータロジックの配置と平均相互接続長」. IEEE Transactions on Circuits and Systems . 26 (4): 272–277. doi :10.1109/tcs.1979.1084635.
- ^ Donath, WE (1981). 「コンピュータロジックの配置における配線長分布」IBM Journal of Research and Development . 25 (3): 152–155. doi :10.1147/rd.252.0152.
- ^ ab Stroobandt, D. (2001).デジタル設計のための事前配線長推定。Kluwer Academic Publishers。p. 298。ISBN 0-7923-7360-X。
- ^ Caldwell, Andrew E.; Cao, Yu; Kahng, Andrew B.; Koushanfar, Farinaz ; Lu, Hua; Markov, Igor L.; Oliver, Michael; Stroobandt, Dirk; Sylvester, Dennis (2000). 「GTX」。第37 回設計自動化会議議事録 - DAC '00。pp. 693–698。doi : 10.1145 /337292.337617。ISBN 1581131879。
- ^ Stroobandt, D. (2000 年 12 月)。「システムレベル相互接続予測の最近の進歩」。IEEE Circuits and Systems Society Newsletter。第 11 巻、第 4 号。pp. 1、4 ~ 20、48。CiteSeerX 10.1.1.32.6011。
