Loading article…
BACPAC（Berkeley Advanced Chip Performance Calculator）は、IC 技術の変化の影響を調べるためのソフトウェア プログラムです。このプログラムでは、技術の基本的な特性（相互接続層の厚さやロジックの深さなど）を入力し、これらの仮定に基づいて構築された IC のシステム レベルのパフォーマンスを推定します。この分野の以前の研究は[1]および[2]にありますが、これらはディープ サブ マイクロメートル相互接続の影響の多くを考慮していません。BACPAC は[3]の研究に基づいています。
BACPAC は、遅延や相互接続要件などのシステム プロパティに対して解析的な近似値を使用します。その目的は、特定の設計の絶対的な精度ではなく、テクノロジの変化の傾向と影響を示すことです。
BACPACへの入力
相互接続
デバイス
- V dd （電源電圧とも呼ばれる）
- V t、閾値電圧とも呼ばれる
- MOSトランジスタのゲート酸化膜の厚さ
- ドレイン電流
- ファンイン（ゲートごとの平均入力数）
システムレベル
- ブロック設計サイズ（各ブロックのゲート数）
- シリコン効率（設計スタイルによって異なります - カスタム、ASIC、ゲートアレイなど）
- 論理の深さ（状態要素間のゲート数）
- レント指数 (ブロック サイズによって接続数がどのように変化するか -レントの法則を参照)
BACPACの出力
遅延分析
- チップエリア
- 最大クロック周波数- チップがどれだけ速く動作できるか
- 最適化されたデバイスサイズ - この速度で実行するために推定されたデバイスサイズ
- インターコネクトRC
- 平均配線長（ローカルおよびグローバル）
- 配線遅延とゲート遅延の比率
ノイズ分析
- ノイズを含むクロック周波数
- クロック分配ネットワーク用に新たに最適化されたデバイスサイズ
- 配線遅延とゲート遅延の比率
配線可能性分析
- 配線容量
- 配線要件（グローバルおよびローカル）
- クロック分配のための配線の必要性
- 配電網の配線ニーズ
電力分析
- 総電力消費量をサブカテゴリに分けます。
- クロック（チップ全体にクロックを分配するために必要な電力）
- I/O (チップに必要な信号を送受信するために必要な電力)
- メモリ（内部メモリ内のデータを保持およびアクセスするために必要な電力）
- グローバル配線（グローバル配線で消費される電力）
- ロジック（ロジックゲート自体で消費される電力）
- 短絡（スイッチング中にプルアップトランジスタとプルダウントランジスタが互いに競合することでゲート内で電力が浪費される）
- リーク（スイッチングしていないときでもゲートを流れる電力）
収量分析
- 負の二項収量モードを使用した、優れた、平均的な、および悪いプロセス制御の予測収量
参考文献
- ^ HB Bakoglu、「VLSI の回路、相互接続、およびパッケージング」、Addison-Wesley、第 9 章、1990 年。
- ^ GA Sai-Halasz、「高性能プロセッサのパフォーマンストレンド」、Proc. IEEE、pp. 20–36、1995年1月。
- ^ D. Sylvester および K. Keutzer、「ディープサブミクロンの真相に迫る」、国際 CAD 会議論文集、pp. 203–211、1998 年。
外部リンク
- BACPACのメインウェブサイト