命令レジスタ

コンピューティング において、命令レジスタ（IR）または現在の命令レジスタ（CIR ）は、現在実行中またはデコード中の命令を保持するCPUの制御ユニットの一部です。 ^[1]単純なプロセッサでは、実行される各命令は命令レジスタにロードされ、デコード、準備、最終的に実行されるまで命令が保持されます。これには複数のステップが必要になる場合があります。

複雑なプロセッサの中には、命令レジスタのパイプラインを使用するものもあります。パイプラインの各ステージでは、デコード、準備、実行の一部を実行し、それを次のステージに渡してそのステップを実行します。最新のプロセッサでは、複数の命令のデコードが並行して実行されるため、一部のステップを順序どおりに実行できない場合もあります。

命令レジスタ内のオペコードのデコードには、命令の決定、そのオペランドがメモリ内のどこにあるかの決定、メモリからのオペランドの取得、コマンドを実行するためのプロセッサ リソースの割り当て (スーパー スカラープロセッサの場合) などが 含まれます。

IR の出力は制御回路で利用でき、制御回路は命令の実行に関与するさまざまな処理要素を制御するタイミング信号を生成します。

命令サイクルでは、プロセッサがプログラムカウンタによって指し示されるメモリ位置から命令をフェッチした後、命令レジスタに命令がロードされます。

• M. マノ『コンピュータ システム アーキテクチャ』（Prentice Hall、第 3 版、1992 年）