ザイログ eZ80

ザイログ eZ80

256 KB オンチップ RAM を搭載したTI-84 Plus CEの eZ80
一般情報
発売	2001年[1]
販売元	ジログ
デザイン：	ジログ
共通メーカー	ジログ
アーキテクチャと分類
命令セット	Z80 [あ]
歴史
前任者	ザイログ Z80

Zilog eZ80は、Zilog 社が同社の最初の製品である大成功を収めたZilog Z80のアップデート版として設計した8 ビットマイクロプロセッサです。eZ80 はZ80 とバイナリ互換性がありますが、同じクロック周波数でほぼ 3 倍の速度で動作します。

eZ80 には、フェッチ、デコード、実行の 3 段階のパイプラインがあります。命令がプログラム カウンタを変更すると、CPU が現在処理している命令がフラッシュされます。最大 50 MHz (2004) で利用可能で、パフォーマンスは、高速メモリが使用されている場合 (つまり、オペコードフェッチ、データ、または I/O の待機状態がない)、150 MHz でクロックされた Z80 に匹敵し、一部のアプリケーションではさらに高くなります (16 ビットの加算はオリジナルの 11 倍の速さです)。オリジナルの Z80 互換の 16 ビット レジスタ構成がサポートされています。eZ80 は、 ほとんどのレジスタ (HL、BC、DE、IX、IY、SP、および PC) を 16 ビットから 24 ビットに拡張することにより、メモリ管理ユニットなしで16 MBのメモリの直接連続アドレス指定もサポートしています。これを行うために、CPU には ADL モードと呼ばれる完全な 24 ビット アドレス モードがあります。 ADLモードでは、すべてのZ80 16ビットレジスタが追加の上位8ビットレジスタによって24ビットに拡張されます。たとえば、HLレジスタペアはHLUと呼ばれる最上位レジスタによって拡張されます。結果として得られる24ビットのマルチバイトレジスタは、古い名前のHLでまとめてアクセスされます。上位レジスタに個別にアクセスすることはできません。^[2]

このプロセッサには 24 ビット ALU演算論理ユニットと、複数の命令のオーバーラップ処理 (3 ステージ パイプライン) があり、これらがプロセッサの高速化の 2 つの主な理由です。旧式のZ280やZ380とは異なり、キャッシュ メモリはありません (必要ありません)。代わりに、高速SRAM をメイン メモリとして直接使用するように設計されています (これは大幅に安価になったため)。また、Z280 のような多重化バスもないため、オリジナルの Z80 や Z180 と同様に操作 (インターフェイス) が簡単で、正確な実行時間に関しても同様に予測可能です。

このチップには、バス要求/確認ピンを含むオリジナルの Z80 と同様の メモリ インターフェイスがあり、4 つの統合チップ セレクトが追加されています。オンチップ フラッシュ メモリとオンチップ ゼロ ウェイト ステート SRAM (最大 256 KB のフラッシュ メモリと 16 KB の SRAM) を備えたバージョンが用意されていますが、すべてのモデルに外部バスもあります。

eZ80 ファミリには、さまざまなレベルの統合を提供する複数のバリエーションがあります。これらのシングルチップ コンピュータは外部アドレスとデータ バスを保持しているため、特定のアプリケーションに重点を置いているにもかかわらず、汎用マイクロプロセッサとして機能します。

eZ80Acclaim !シリーズは最大128KBのフラッシュメモリと8KBのSRAMを統合し、最大20MHzの速度で動作します。^{[3] [4]}

eZ80AcclaimPlus !は、 eZ80Acclaim!の機能にイーサネットコントローラとTCP/IPスタックを追加し、最大50MHzの速度を実現します。^[5]

TI -84 Plus CEグラフ電卓は、48MHzで24ビットアドレスモードでeZ80を使用しています。^[6] eZ80L92プロセッサは、50MHzで動作するST Roboticsロボットコントローラに電力を供給しています。 ^[7]

• Cantrell, Tom (2002 年 2 月)。「eZ Embedded Web」。Circuit Cellar (139) 。2009 年7 月 15 日閲覧。
• Harston, JG (1998 年 4 月 15 日)。「完全な eZ80 オペコード リスト」。2009 年7 月 15 日閲覧。