ハーフキャリーフラグ

ハーフキャリーフラグ（補助フラグとも呼ばれる）は、Intel 8080、Zilog Z80、x86、^[1]、Atmel AVRシリーズなど、多くのCPUファミリのステータスレジスタにある条件フラグビットです。これは、算術命令の実行後にアキュムレータレジスタの最下位4ビットからキャリーまたはボローが生成されたことを示します。これは主に10進数（ BCD ）算術命令 で使用されます。

通常、バイナリ演算を使用するプロセッサ(最近の CPU のほとんどがこれに該当) は、単純なバイナリ加算の規則に従って 2 つの 8 ビット バイト値を加算します。たとえば、 25 ₁₆と 48 ₁₆を加算すると、 6D ₁₆が生成されます。ただし、各 4 ビット ニブルが 10 進数の数字を表す2 進化 10 進数(BCD) 値の場合、加算はより複雑になります。たとえば、10 進数値 25 と 48 を加算すると、BCD 値 25 ₁₆と 48 ₁₆としてエンコードされ、2 つの値のバイナリ加算により 6D _{16が生成されます。この値の下位ニブルは非 10 進数 (D) であるため、06 16}を加算して調整し、10 進数値 73 を表す 正しい BCD 結果 73 _{16を生成する必要があります。}

  0010 0101 25
+ 0100 1000 48
-----------
  0110 1101 6D、中間結果
+ 0110 06、調整
-----------
  0111 0011 73、調整結果

同様に、BCD 値 39 ₁₆と 48 ₁₆を加算すると、81 ₁₆になります。この結果には非 10 進数の下位ニブルはありませんが、最下位桁 (下位 4 ビット) から最上位桁 (上位 4 ビット) への繰り上がりが発生します。これは、CPU がハーフキャリー フラグを設定することで示されます。この値も修正する必要があり、 81 ₁₆に06 ₁₆を加算して、修正された BCD 結果 87 ₁₆を生成します。

  0011 1001 39
+ 0100 1000 48
-----------
  1000 0001 81、中間結果
+0110 06、調整
-----------
  1000 0111 87、調整結果

最後に、加算の結果が 10 進数でない上位桁になった場合、正しい BCD 結果を生成するには、値に60 _{16を加算する必要があります。たとえば、 72 16}と 73 ₁₆を加算すると、 E5 ₁₆が生成されます。この合計の最上位桁は 10 進数でない桁 (E) であるため、これに 60 ₁₆を加算すると、修正された BCD 結果 145 ₁₆が生成されます。(先頭の 1 桁は実際にはキャリー ビットであることに注意してください。)

  0111 0010 72
+ 0111 0011 73
-----------
  1110 0101 E5、中間結果
+ 0110 60、調整
-----------
1 0100 0101 145、調整結果

要約すると、2 進加算の結果に 10 進数以外の下位桁が含まれている場合、または半桁上げフラグが設定されている場合は、06 _{16 を加算して結果を修正する必要があります。また、結果に 10 進数以外の上位桁が含まれている場合は、60 16}を加算して結果をさらに修正し、正しい最終 BCD 値を生成する必要があります。

補助キャリーフラグ（AF）は、すべてのx86互換CPU、^[2]および先行する8080ファミリのFLAGSレジスタにあるCPUフラグです。Intelでは調整フラグと呼ばれることもあります。^[3]このフラグビットは CPUフラグレジスタの位置4にあります。これは、最下位4ビット（下位ニブル）から算術キャリーまたはボローが生成されたことを示します。主に2進化10進数（BCD）演算をサポートするために使用されます。

補助キャリーフラグは、「加算」演算中に下位ニブル（最下位 4 ビット）から上位ニブル（上位 4 ビット）へのキャリー、または減算中に下位 8 ビット部分で上位ニブルから下位ニブルへの借入が発生した場合に（1 に）設定されます。それ以外の場合、そのようなキャリーや借入が発生しない場合は、フラグはクリアされるか、「リセット」（0 に設定）されます。 ^[4]

• 旗を運ぶ
• Intel BCD オペコード