マルチプレクサ

電子工学において、マルチプレクサ（またはmux 、マルチプレクサと綴られることもある）は、データセレクタとも呼ばれ、複数のアナログまたはデジタル入力信号を選択し、選択された入力を単一の出力ラインに転送するデバイスです。^[1]選択は、選択ラインと呼ばれる別のデジタル入力セットによって指示されます。入力のマルチプレクサには選択ラインがあり、どの入力ラインを出力に送信するかを選択するために使用されます。^[2]${\displaystyle 2^{n}}$${\displaystyle n}$

マルチプレクサを使用すると、入力信号ごとに 1 つのデバイスを使用する代わりに、複数の入力信号で 1 つのデバイスまたはリソース (たとえば、1 つのアナログ - デジタル コンバーターまたは 1 つの通信伝送媒体)を共有できます。マルチプレクサは、複数の変数の ブール関数を実装するためにも使用できます。

逆に、デマルチプレクサ（またはデマルチプレクサ）は、単一の入力信号を受け取り、それを複数の出力ラインの1つに選択的に転送するデバイスです。マルチプレクサは、受信側で補完的なデマルチプレクサと組み合わせて使用​​されることがよくあります。^[1]

電子マルチプレクサは複数入力、単一出力のスイッチ、デマルチプレクサは単一入力、複数出力のスイッチと考えることができます。^[3]マルチプレクサの回路図記号は等脚台形で、長い平行辺に入力ピンが、短い平行辺に出力ピンがあります。^[4] 右の回路図では、左側に 2 対 1 マルチプレクサ、右側に同等のスイッチが示されています。ワイヤは目的の入力を出力に接続します。 ${\displaystyle sel}$

マルチプレクサは、メモリチップやハードウェア周辺機器など、特定のソースからデータを選択するためのコンピュータシステムの一部です。コンピュータはマルチプレクサを使用してデータとアドレスバスを制御し、プロセッサが複数のデータソースからデータを選択できるようにします。

デジタル通信では、マルチプレクサの単一の出力をデマルチプレクサの単一の入力に接続することで、マルチプレクサは単一のチャネルで複数の接続を可能にします (時分割多重化)。右の図はこの利点を示しています。この場合、各データ ソースに個別のチャネルを実装するコストは、多重化/デマルチプレクサ機能を提供するコストと不便さよりも高くなります。

データ リンクの受信側では、通常、単一のデータ ストリームを元のストリームに分解するために、補完的なデマルチプレクサが必要です。場合によっては、遠端のシステムが単純なデマルチプレクサよりも優れた機能を備えていることがあります。その場合、技術的にはデマルチプレクサは実行されますが、個別に実装されることはありません。たとえば、マルチプレクサが多数のIPネットワーク ユーザーにサービスを提供し、その後ルーターに直接フィードし、ルーターがリンク全体のコンテンツを即座にルーティングプロセッサに読み込み、メモリ内でデマルチプレクサを実行して、直接 IP セクションに変換する場合がこれに該当します。

多くの場合、マルチプレクサとデマルチプレクサは 1 つの機器に統合されており、単にマルチプレクサと呼ばれます。ほとんどの通信システムは双方向に送信するため、両方の回路要素が送信リンクの両端に必要です。

アナログ回路設計において、マルチプレクサは、複数の入力から選択された 1 つの信号を 1 つの出力に接続する特殊なタイプのアナログ スイッチです。

デジタル回路設計では、セレクター ワイヤはデジタル値です。2 対 1 マルチプレクサの場合、論理値 0 は出力に接続され、論理値 1 は出力に接続されます。より大きなマルチプレクサでは、セレクター ピンの数は に等しくなります。ここでは入力の数です。 ${\displaystyle I_{0}}$${\displaystyle I_{1}}$${\displaystyle \left\lceil \log _{2}(n)\right\rceil }$${\displaystyle n}$

たとえば、9 ～ 16 入力には 4 つ以上のセレクター ピンが必要であり、17 ～ 32 入力には 5 つ以上のセレクター ピンが必要です。これらのセレクター ピンで表現されるバイナリ値によって、選択された入力ピンが決まります。

2 対 1 マルチプレクサにはブール方程式があり、とは 2 つの入力、はセレクタ入力、 は出力です。 ${\displaystyle A}$${\displaystyle B}$${\displaystyle S_{0}}$${\displaystyle Z}$

${\displaystyle Z=(A\wedge \neg S_{0})\vee (B\wedge S_{0})}$ または

${\displaystyle Z=(A\cdot {\overline {S_{0}}})+(B\cdot S_{0})}$

これは真理値表として表現できます。

あるいは、より単純な表記法では次のようになります。

これらの表は、のときは であるが、のときは であることを示しています。この 2 対 1 マルチプレクサを単純に実現するには、2 つの AND ゲート、1 つの OR ゲート、および NOT ゲートが必要になります。これは数学的には正しいのですが、物理的に直接実装すると競合状態が発生しやすくなり、それを抑制するには追加のゲートが必要になります。^[5]${\displaystyle S_{0}=0}$${\displaystyle Z=A}$${\displaystyle S_{0}=1}$${\displaystyle Z=B}$

大型のマルチプレクサも一般的ですが、前述のように、入力用のセレクター ピンが必要です。その他の一般的なサイズは、4 対 1、8 対 1、および 16 対 1 です。デジタル ロジックはバイナリ値を使用するため、指定された数のセレクター入力に対して最大数の入力を制御するには、2 の累乗 (4、8、16) が使用されます。 ${\displaystyle \left\lceil \log _{2}(n)\right\rceil }$${\displaystyle n}$

• 
  4対1マルチプレクサ
• 
  8対1マルチプレクサ
• 
  16対1マルチプレクサ

4対1マルチプレクサのブール方程式は次のとおりです。

${\displaystyle Z=(A\wedge \neg {S_{1}}\wedge \neg S_{0})\vee (B\wedge \neg S_{1}\wedge S_{0})\vee (C\wedge S_{1}\wedge \neg S_{0})\vee (D\wedge S_{1}\wedge S_{0})}$ または

${\displaystyle Z=(A\cdot {\overline {S_{1}}}\cdot {\overline {S_{0}}})+(B\cdot {\overline {S_{1}}}.S_{0})+(C\cdot S_{1}\cdot {\overline {S_{0}}})+(D\cdot S_{1}\cdot S_{0})}$

これは真理値表として表現できます。

次の 4 対 1 マルチプレクサは、3 ステート バッファと AND ゲート (AND ゲートはデコーダとして機能します) で構成されています。

入力の下付き文字は、その入力が通過するバイナリ制御入力の 10 進数値を示します。 ${\displaystyle I_{n}}$

より小さなマルチプレクサを連結して使用することで、より大きなマルチプレクサを構築できます。たとえば、8 対 1 マルチプレクサは、2 つの 4 対 1 マルチプレクサと 1 つの 2 対 1 マルチプレクサで作成できます。2 つの 4 対 1 マルチプレクサ出力は、4 対 1 のセレクター ピンを並列に接続して 2 対 1 に入力され、セレクター入力の合計数は 3 になり、これは 8 対 1 に相当します。

次の表の7400 シリーズの部品番号の場合、「x」はロジック ファミリです。

デマルチプレクサは、1 つのデータ入力と複数の選択入力を受け取り、複数の出力を持ちます。選択入力の値に応じて、データ入力を出力の 1 つに転送します。デマルチプレクサは、デマルチプレクサの入力が常に true の場合、バイナリ デコーダーとして機能するため、汎用ロジックの設計に便利な場合があります。つまり、選択ビットの任意の機能は、正しい出力セットを論理的に OR することで構築できます。

X が入力、S がセレクター、A と B が出力の場合:

$${\displaystyle A=(X\wedge \neg S)}$$ $${\displaystyle B=(X\wedge S)}$$

次の表の7400 シリーズの部品番号の場合、「x」はロジック ファミリです。

双方向マルチプレクサは、選択ピンによって制御されるアナログスイッチまたはトランスミッションゲートを使用して構築されます。これにより、入力と出力の役割を入れ替えることができ、双方向マルチプレクサはデマルチプレクサとマルチプレクサの両方として機能することができます。^[6]

マルチプレクサは、ブール関数を実装するためのプログラマブルロジックデバイスとしても使用できます。n個の変数と 1 つの結果を持つ任意のブール関数は、 n 個のセレクタ入力を備えたマルチプレクサで実装できます。変数はセレクタ入力に接続され、セレクタ入力の可能な組み合わせごとに関数の結果 0 または 1 が対応するデータ入力に接続されます。変数の 1 つ (たとえば、D ) が反転して使用できる場合は、 n -1 個のセレクタ入力を備えたマルチプレクサで十分です。データ入力は、セレクタ入力の各組み合わせで必要な出力に応じて、0、1、D、または ~ Dに接続されます。^[7]

マルチプレクサは、非従来型確率計算(SC)、特に算術加算の容易化に応用されています。このパラダイムでは、データは確率ビットストリームとして表され、'1' ビットの数は値の大きさを表します。したがって、2 対 1 マルチプレクサの機能は、次のように表される確率関数として概念化できます。

${\displaystyle y=P(a)\times P(1-s)+P(b)\times P(s)}$

ここで、a と b は入力ビットストリーム、s は選択入力です。選択入力 = 0.5 を使用すると、次のようになります。

${\displaystyle y={\frac {P(a)+P(b)}{2}}}$

このアプローチは正確な加算ではなくスケールされた加算をもたらしますが、ほとんどの SC 研究では受け入れられると考えられています。マルチプレクサは、SC 回路内の平均加算、平均プーリング、中央値フィルタリングなどのタスクに広く利用されています。さらに、マルチプレクサのより高度な用途には、バーンスタイン多項式関数ジェネレーターとして機能することが含まれます。 ^{[8] SC ドメイン内で任意の数学関数を生成できます。最近の研究では、マルチプレクサを組み合わせることで大規模な}乗算累算操作を容易にできることも明らかになっており、^[9]フィールドプログラマブルゲートアレイ上の畳み込みニューラルネットワークを高速化できることが実証されています。

• デジタル加入者線アクセス多重装置(DSLAM)
• 逆マルチプレクサ
• 多重化
  • 符号分割多重
  • 周波数分割多重
  • 時分割多重
  • 波長分割多重
  • 統計的多重化
  • チャーリープレキシング
• 優先エンコーダ
• ルール184、各セルが2つの隣接するセルの値のマルチプレクサとして機能するセルオートマトン
• 統計マルチプレクサ
• 三項条件演算子

• マノ、M.モリス; キム、チャールズ R. (2008)。ロジックとコンピュータ設計の基礎(第 4 版)。プレンティス ホール。ISBN 978-0-13-198926-9。。

• ウィキメディア・コモンズのマルチプレクサ関連メディア
• ウィクショナリーのマルチプレクサの辞書定義