1T-SRAM

1T-SRAMは、MoSys, Inc.が 1998 年 9 月に発表した擬似静的ランダム アクセス メモリ(PSRAM) テクノロジであり、組み込みメモリ アプリケーションで従来の静的ランダム アクセス メモリ(SRAM)に代わる高密度の代替手段を提供します。Mosys は、動的ランダム アクセス メモリ(DRAM ) のような単一トランジスタ ストレージ セル (ビット セル) を使用しますが、メモリを SRAM と機能的に同等にする制御回路でビット セルを囲んでいます (コントローラは、プリチャージやリフレッシュなどの DRAM 固有の操作をすべて隠します)。1T-SRAM (および一般的な PSRAM) には、標準のシングル サイクル SRAM インターフェイスがあり、周囲のロジックからは SRAM とまったく同じように見えます。

1T-SRAM は 1 トランジスタ ビット セルであるため、従来の (6 トランジスタ、または「6T」) SRAM よりも小型で、サイズと密度は組み込み DRAM ( eDRAM ) に近くなります。同時に、1T-SRAM はマルチメガビット密度の SRAM に匹敵するパフォーマンスを備え、eDRAM よりも消費電力が少なく、従来の SRAM と同様に標準のCMOSロジック プロセスで製造されます。

MoSys は、システム オン チップ(SOC) アプリケーションでの組み込み (オンダイ) 用物理IPとして 1T-SRAM を販売しています。Chartered、 SMIC、TSMC、UMC など、さまざまなファウンドリ プロセスで利用できます。一部のファウンドリは MoSys の 1T-SRAM を「eDRAM」として提供しているため、エンジニアの中には 1T-SRAM と「組み込み DRAM」という用語を同じ意味で使用している人もいます。ただし、他のファウンドリは 1T-SRAM を別個の製品として提供しています。

1T SRAM は、バンク サイズの SRAM キャッシュおよびインテリジェント コントローラに結合された小さなバンクのアレイ (通常、128 行 × 256 ビット/行、合計 32キロビット) として構築されます。通常の DRAM と比較するとスペース効率は悪いですが、ワード ラインが短いため速度が大幅に向上し、アレイはアクセスごとに完全なセンスおよびプリチャージ (RAS サイクル) を実行でき、高速ランダム アクセスが実現します。各アクセスは 1 つのバンクに対して行われるため、未使用のバンクを同時にリフレッシュできます。さらに、アクティブ バンクから読み出された各行は、バンク サイズの SRAMキャッシュにコピーされます。1 つのバンクに繰り返しアクセスする場合は、リフレッシュ サイクルの時間を確保できませんが、2 つのオプションがあります。アクセスがすべて異なる行に対して行われる場合 (この場合はすべての行が自動的にリフレッシュされます)、または一部の行に繰り返しアクセスされます。後者の場合、キャッシュがデータを提供し、アクティブ バンクの未使用の行をリフレッシュする時間を確保します。

1T-SRAM には 4 世代あります: ^{[いつ? ]}

オリジナル1T-SRAM

6T-SRAM の約半分のサイズ、半分以下の消費電力。

1T-SRAM-M

携帯電話などのアプリケーション向けの、スタンバイ時の消費電力が低いバージョンです。

1T-SRAM-R

ECC を組み込むことでソフト エラー率を低く抑えます。面積のペナルティを回避するために、より小さなビット セルを使用します。これにより、本質的にエラー率が高くなりますが、ECC によってそれを十分に補います。

1T-SRAM-Q

この「4 倍密度」バージョンでは、わずかに非標準の製造プロセスを使用して、より小さな折り畳みコンデンサを製造し、メモリ サイズを 1T-SRAM-R の半分に縮小できます。これにより、ウェーハ製造コストがわずかに増加しますが、従来の DRAM コンデンサ構造のようにロジック トランジスタの製造に支障をきたすことはありません。

1T-SRAM の速度は 6T-SRAM に匹敵します (マルチメガビット密度)。eDRAM より大幅に高速で、「クアッド密度」バリアントはわずかに大きいだけです (10 ～ 15% とされています)。ほとんどのファウンドリ プロセスでは、eDRAM を使用した設計には追加の (コストのかかる)マスクと処理手順が必要であり、1T-SRAM ダイの大型化に伴うコストを相殺します。また、これらの手順の一部は非常に高温を必要とし、ロジック トランジスタの形成後に実行する必要があるため、トランジスタが損傷する可能性があります。

1T-SRAM はデバイス (IC) 形式でも使用できます。GameCubeは、メイン メモリ ストレージとして 1T-SRAM を使用した最初のビデオ ゲーム システムでした。GameCube には、専用の 1T-SRAM デバイスがいくつか搭載されています。1T-SRAM は、GameCube の後継機であるWiiでも使用されています。

これは、個別のコンデンサではなく、 SOIトランジスタの寄生チャネル コンデンサを使用して構築された「コンデンサレス」DRAM セルである1T DRAMとは異なります。

MoSys は、1T-SRAM アレイのサイズを次のように主張しています。

米国特許 7,146,454「1T-SRAM アーキテクチャでのリフレッシュの隠蔽」* ( Cypress Semiconductor社) では、SRAM キャッシュを使用して DRAM リフレッシュを隠す同様のシステムについて説明しています。

• Glaskowsky, Peter N. (1999-09-13). 「MoSys が 1T-SRAM テクノロジーを説明: 独自のアーキテクチャによりリフレッシュを隠蔽し、DRAM を SRAM のように動作させる」(PDF) . Microprocessor Report . 13 (12) . 2007-10-06に取得。
• Jones, Mark-Eric (2003-10-14)。1T-SRAM-Q: Quad-Density Technology が急増するメモリ要件を抑制(PDF) (レポート)。MoSys, Inc. 2007-10-06に取得。
• MoSysホームページ
• 米国特許 6,256,248 は、1T-SRAM の中心となる DRAM アレイを示しています。
• 米国特許 6,487,135 では、1T-SRAM の内部を説明するために「1T DRAM」という用語が使用されています。
• Youths、Techfor (2002-12-16)。「1-T SRAM マクロは、SoC 設計への高速統合のために事前構成されています」。2019-07-20 にオリジナルからアーカイブ。2020-08-21に取得。
• Cataldo, Anthony (2002-12-16). 「NEC、Mosys、組み込み DRAM の限界を押し上げる」. EE Times . ISSN  0192-1541 . 2007-10-06閲覧.