ユニバック LARC

UNIVAC LARCは、 リバモア先端研究コンピュータの略で、エドワード・テラーが核兵器設計のための流体力学シミュレーションを実行するために公開した要件に基づいて設計されたメインフレームコンピュータです。これは最も初期のスーパーコンピュータの1つでした。^[1]ソリッドステートエレクトロニクスを使用しました。

LARCは2つのCPU（コンピュータと呼ばれる）と1つの入出力（I/O）プロセッサ（プロセッサと呼ばれる）でマルチプロセッシングをサポートした。2台のLARCマシンが製造され、最初の1台は1960年6月にリバモアに納入され、2台目は海軍のデイビッド・テイラー・モデル・ベイスンに納入された。どちらの例もCPUが1つしかなかったため、マルチプロセッサLARCは製造されなかった。^[2]リバモアは1968年12月にLARCを廃止し^[3]、海軍のLARCは1969年4月に停止された。^[4]

LARC CPU は、約 4 マイクロ秒で加算を実行できました。これは、約 250 kIPS の速度に相当します。これにより、1962 年にIBM 7030 Stretch がタイトルを獲得するまで、世界最速のコンピュータとなりました。7030 は、IBMが LARC コンテストにエントリーした製品として始まりましたが、テラーはリスクの高い IBM の設計よりも、よりシンプルな Univac を選択しました。

LARC は、 1ワードあたり 60ビットの 10 進メインフレーム コンピュータでした。1 桁あたり 5 ビットの 25 進コード化 10 進演算 (下記参照) を使用し、 11桁の符号付き数値を処理できました。命令は1 ワードあたり 1 つで、長さは 60 ビットでした。基本構成では 26 個の汎用レジスタがあり、99 個まで拡張できました。汎用レジスタのアクセス時間は 1 マイクロ秒でした。

LARCの重量は約115,000ポンド（58ショートトン、52t）でした。^[5]

基本構成は 1 台のコンピュータで構成され、LARC は 2 台目のコンピュータを使用してマルチプロセッサに拡張できます。

プロセッサは独立した CPU (コンピュータとは異なる命令セットを持つ) であり、12 ～ 24 個の磁気ドラムストレージ ユニット、4 ～ 40 個のUNISERVO IIテープ ドライブ、2 台の電子ページ レコーダー (ブラウン管に面した 35mm フィルム カメラ)、1 台または 2 台の高速プリンタ、および高速パンチ カード リーダーを制御します。

LARC は、メモリ キャビネットごとに 4 つのバンクを収容する、それぞれ 2500 ワードのコア メモリバンクを使用しました。基本構成は、8 バンクのコア (2 つのキャビネット)、20,000 ワードでした。メモリは、最大 39 バンクのコア (1 つの空きバンクを持つ 10 のキャビネット)、97,500 ワードまで拡張できました。コア メモリには、エラー チェック用に各桁に 1 つのパリティ ビットがあり、メモリ ワードあたり 60 ビットになります。コア メモリのアクセス時間は 8マイクロ秒、サイクル時間は 4 マイクロ秒でした。各バンクは独立して動作し、まだビジーでない場合は、4 マイクロ秒サイクルで新しいアクセスを開始できます。異なるバンクへのアクセスを適切にインターリーブすることで、メモリは各アクセスで 4 マイクロ秒の有効アクセス時間を維持できます (たとえば、あるバンクの命令アクセスを別のバンクのデータにアクセス)。

2 台のコンピュータとプロセッサをコア メモリに接続するデータ転送バスは、スループットを最大化するために多重化されました。4マイクロ秒のバスサイクルは、8 つの 500 ナノ秒のタイム スロットに分割されました。

1. プロセッサ- 命令とデータ
2. コンピュータ1 - 説明書
3. コンピュータ2 - データ
4. I/O DMAシンクロナイザー- データ
5. 未使用
6. コンピュータ2 - 説明書
7. コンピュータ1 - データ
8. I/O DMAシンクロナイザー- データ

コア メモリ システムは、インターロックと優先順位のシステムを適用して、競合やデッドロックを起こさずに、システムの複数のセクション (コンピュータ、プロセッサ、および I/O DMAシンクロナイザ) が同じメモリ バンクに同時にアクセスすることを防ぎます。メモリ バンクは、システムのいずれかのセクションによってアドレス指定されると、4 マイクロ秒サイクルの間使用できなくなります。この間に別のセクションが同じメモリ バンクをアドレス指定しようとすると、ロックアウトされて待機し、次の 4 マイクロ秒サイクルで再試行する必要があります。I/O システムでデッドロックとタイムアウトを防ぐために、次の優先順位が適用されます。

1. I/O DMAシンクロナイザー- 最高
2. プロセッサ
3. コンピュータ- 最低

優先度の高いセクションが 4 マ​​イクロ秒サイクルでロックアウトされた場合、次の 4 マイクロ秒サイクルで再試行すると、優先度の高いセクションがアクセスを完了するまで、優先度の低いすべてのセクションはそのメモリ バンクで新しいサイクルを開始できなくなります。

LARCのコンピュータは、プロセッサがプロセッサ制御プログラム（UNIVACによって各システムに作成され提供される）によって読み取られ、解釈され、必要なI/Oを要求できるように、メモリに要約命令のリストを書き込みました。^[6]

LARC は表面障壁トランジスタを使用して構築されましたが、このトランジスタは最初のシステムが納品された時点ですでに時代遅れになっていました。LARC は当時としては非常に高速なコンピュータでした。加算時間は 4 マイクロ秒、乗算時間は 8 マイクロ秒、除算時間は 28 マイクロ秒でした。1960 年から 1961 年にかけては、IBM 7030 がその座を奪うまで、最速のコンピュータでした。

UNIVAC-LARCの基本的な5ビットの25進コードでは、15通りの組み合わせが許可されており、そのうちの1つをストレージ内の任意の桁位置に格納することができます。^[7]

• UNIVAC製品一覧
• コンピュータハードウェアの歴史
• LARC BCD コード
• 最速のコンピュータのリスト

• ルコフ、ハーマン(1979)。『From Dits to Bits: A personal history of the electronic computer』。オレゴン州ポートランド、米国：Robotics Press。ISBN 0-89661-002-0LCCN  79-90567 。
• ルンドストローム、デイビッド E. (1987)。ユニバックから来た数人の良い男たち。マサチューセッツ州ケンブリッジ：MIT Press。ISBN 978-0-262-12120-0. 2024年5月12日閲覧。
• フィッシャー、フランクリン M.、マッキー、ジェームズ W.、マンケ、リチャード B. (1983)。IBM と米国データ処理産業: 経済史。ニューヨーク、ニューヨーク、米国: プレガー。pp. 57–59。ISBN 9780030630590. 2023年9月16日閲覧。

• マーガレット R. フォックス文書、1935～1976 年、ミネソタ大学チャールズ バベッジ研究所。このコレクションには、ENIAC、UNIVAC に関するオリジナルのレポート、多くの初期の社内国立標準局 (NBS) 活動レポート、SEAC、SWAC、DYSEAC に関する覚書と履歴、UNIVAC、 LARC、MIDAC のプログラミング手順、コンピューターに関連する特許の評価と開示、システムの説明、マーガレット フォックスの同僚によるスピーチと記事などが含まれています。
• ユニバーサル自動コンピュータモデル LARC
• LARC マニュアルとドキュメント